[发明专利]具有高视频捕获速率的CMOS技术中的图像传感器无效

专利信息
申请号: 201110219845.6 申请日: 2011-05-17
公开(公告)号: CN102256070A 公开(公告)日: 2011-11-23
发明(设计)人: 伊冯·卡佐克斯;贝努瓦·吉法德 申请(专利权)人: 原子能和代替能源委员会
主分类号: H04N5/374 分类号: H04N5/374;H04N5/378;H04N5/359
代理公司: 北京市柳沈律师事务所 11105 代理人: 邸万奎
地址: 法国*** 国省代码: 法国;FR
权利要求书: 查看更多 说明书: 查看更多
摘要: 具有高视频捕获速率的CMOS技术中的图像传感器。时间延迟积分图像传感器包括:以行和列组织的光敏像素(Px)矩阵,与控制和加法装置(18)相关联以在存储单元行中存储若干行像素的累加亮度电平的第一存储单元矩阵(16a)。第一存储单元矩阵(16a)配备有控制和加法装置,以在其行中存储像素矩阵的前一半行的累加亮度电平。该传感器包括与控制和加法装置相关联的第二存储单元矩阵(16b),用于在第二存储单元矩阵的行中存储像素矩阵的后一半的行的累加亮度电平。提供装置(20),用于将在第一存储单元矩阵的行中累加的电平与在第二存储单元矩阵的对应行中累加的电平相加。
搜索关键词: 具有 视频 捕获 速率 cmos 技术 中的 图像传感器
【主权项】:
一种时间延迟积分(TDI)图像传感器,包括:以行和列组织的光敏像素(Px)矩阵;用于每一列的第一模数转换器(ADC),通过列总线连接至该列的若干像素的输出;第一存储单元矩阵(16a),被连接用来接收第一转换器的输出;以及控制电路(18),配置为组织在列总线上读取像素和在第一存储单元矩阵中写入第一转换器的输出,以便将若干行像素的累加亮度电平存储在存储单元行中;其特征在于,第一存储单元矩阵(16a)用控制电路配置为存储像素矩阵的第一部分的行的累加亮度电平;并且所述传感器包括:用于每一列的第二模数转换器(ADC),经由列总线接收该列的、属于像素矩阵的第二部分的像素的输出,该第二部分不同于第一部分;第二存储单元矩阵(16b),被连接用来接收第二转换器的输出;所述控制电路进一步配置为组织像素矩阵的第二部分的行的累加亮度电平在第二存储单元矩阵的行中的存储;和加法器(20),被连接用来对在第一存储单元矩阵的行中累加的电平和在第二存储单元矩阵的对应行中累加的电平求和。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于原子能和代替能源委员会,未经原子能和代替能源委员会许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110219845.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top