[发明专利]非易失性闪速存储单元、阵列及其制造方法

摘要

一种制作在第一导电类型的基本上单晶的衬底上的改进的分裂栅非易失性存储单元，包括第二导电类型的第一区域、第二导电类型的第二区域、以及在所述衬底上的所述第一区域和所述第二区域之间的沟道区。所述存储单元具有在所述沟道区的一部分上的选择栅，在所述沟道区的另一部分上的浮栅，在所述浮栅和邻近于浮栅的擦除栅上的控制栅。所述擦除栅具有延伸到所述浮栅上方的突出部分。所述突出部分的尺寸与在所述浮栅和擦除栅之间的垂直分开的尺寸的比值大约在1.0和2.5之间，从而使擦除效率提高。

主权项

一种读取非易失性存储单元的方法，其中该非易失性存储单元具有第一导电类型的半导体衬底以及上表面，其中在所述衬底中具有沿该上表面的第二导电类型的第一区域，在所述衬底中具有沿该上表面的与该第一区域相间隔的第二导电类型的第二区域，在该第一区域和该第二区域之间具有沟道区域；字线栅位于沟道区域的第一部分上，通过第一绝缘层与沟道区域相间隔；浮栅位于沟道区域的另一部分上，临近并与字线栅分开，其中浮栅通过第二绝缘层与沟道区域相分开；耦合栅位于浮栅上方并通过第三绝缘层与浮栅相绝缘；以及擦除栅临近浮栅并位于与字线栅相反的一侧；所述擦除栅位于第二区域上方并与第二区域相绝缘；所述方法包括：向字线栅施加第一正电压以接通位于字线栅下方的沟道区域部分；向擦除栅施加第二正电压；以及在第一区域和第二区域之间施加电压差，由此在第一区域和第二区域之间流过电流。