[发明专利]低栅极电荷低导通电阻深沟槽功率MOSFET器件及其制造方法

摘要

本发明涉及一种低栅极电荷低导通电阻深沟槽功率MOSFET器件及其制造方法，其元胞沟槽内设有屏蔽栅导电多晶硅体，屏蔽栅导电多晶硅体的两侧设有栅极导电多晶硅，栅极导电多晶硅与元胞沟槽的上部侧壁间设有绝缘栅氧化层；栅极导电多晶硅的下方设有第二屏蔽栅导电多晶硅；屏蔽栅氧化层包覆屏蔽栅导电多晶硅体的下部；元胞沟槽的槽口由绝缘介质层覆盖，元胞沟槽的两侧设有接触孔，绝缘介质层上淀积有金属连线，金属连线与第一导电类型源极区及第二导电类型阱层欧姆接触，且金属连线实现栅极导电多晶硅电性连接、屏蔽栅导电多晶硅体电性连接和第二屏蔽栅导电多晶硅电性连接。本发明导通电阻低，栅漏电荷Qgd小，开关速度快、开关损耗低，工艺简单及成本低廉。

主权项

一种低栅极电荷低导通电阻深沟槽功率MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板的元胞区和终端保护区，所述终端保护区位于元胞区的外圈，且终端保护区环绕包围元胞区；元胞区内包括若干规则排布且相互平行并联设置的元胞；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漏极区及位于所述第一导电类型漏极区上方的第一导电类型第一外延层与第一导电类型第二外延层，第一导电类型第一外延层邻接第一导电类型漏极区；第一导电类型第二外延层内的上部设有第二导电类型阱层；元胞区的元胞采用沟槽结构，元胞沟槽位于第一导电类型第一外延层上方，深度伸入第二导电类型阱层下方的第一导电类型第二外延层或第一导电类型第一外延层；相邻元胞沟槽的侧壁上方设有第一导电类型源极区，第一导电类型源极区位于第二导电类型阱层的上部；其特征是：在所述MOSFET器件的截面上，所述元胞沟槽内设有屏蔽栅导电多晶硅体，所述屏蔽栅导电多晶硅体位于元胞沟槽的中心区，且所述屏蔽栅导电多晶硅体的两侧设有栅极导电多晶硅，栅极导电多晶硅与元胞沟槽的上部侧壁间设有绝缘栅氧化层，所述绝缘栅氧化层生长于元胞沟槽的上部侧壁；栅极导电多晶硅的下方设有第二屏蔽栅导电多晶硅；元胞沟槽的下部生长有屏蔽栅氧化层，屏蔽栅氧化层的厚度大于或等于绝缘栅氧化层的厚度，屏蔽栅氧化层覆盖元胞沟槽下部的侧壁及底部表面，且屏蔽栅氧化层包覆屏蔽栅导电多晶硅体的下部；栅极导电多晶硅通过导电多晶硅绝缘介质层分别与屏蔽栅导电多晶硅体及第二屏蔽栅导电多晶硅相隔离；第二屏蔽栅导电多晶硅与屏蔽栅氧化层间设有第一隔离氧化层，第二屏蔽栅导电多晶硅通过第一隔离氧化层与元胞沟槽的侧壁及屏蔽栅导电多晶硅体相隔离；栅极导电多晶硅与屏蔽栅导电多晶硅体的下端均延伸于第二导电类型阱层的下方，且屏蔽栅导电多晶硅体的延伸深度大于栅极导电多晶硅的延伸深度；元胞沟槽的槽口由绝缘介质层覆盖，元胞沟槽的两侧设有接触孔，绝缘介质层上淀积有金属连线，所述金属连线覆盖于绝缘介质层上并填充于接触孔内；所述金属连线与第一导电类型源极区及第二导电类型阱层欧姆接触，并实现与栅极导电多晶硅、第二屏蔽栅导电多晶硅及屏蔽栅导电多晶硅体电性连接。