[发明专利]双导通半导体组件及其制作方法

摘要

本发明公开了一种双导通半导体组件包括具有一第一导电类型的一半导体基底、具有一第二导电类型的一第一基体掺杂区与一第二基体掺杂区以及一栅极绝缘层。半导体基底具有一第一沟槽，且第一基体掺杂区与第二基体掺杂区分别设于第一沟槽的两侧的半导体基底中。栅极绝缘层覆盖于第一沟槽的表面，且栅极绝缘层具有邻近第一基体掺杂区的一第一部分、邻近第二基体掺杂区的一第二部分与位于第一沟槽的底部与侧壁的转折处的一第三部分，其中第一部分的厚度与第二部分的厚度小于第三部分的厚度。借此，可提升双导通半导体组件的耐压能力。

主权项

一种双导通半导体组件，其特征在于，包括：一半导体基底，具有一第一导电类型，且该半导体基底具有一第一沟槽；一第一基体掺杂区，具有一第二导电类型，该第一基体掺杂区设于该第一沟槽的一侧的该半导体基底中；一第二基体掺杂区，具有该第二导电类型，该第二基体掺杂区设于该第一沟槽的另一侧的该半导体基底中；一栅极绝缘层，覆盖于该第一沟槽的表面，且该栅极绝缘层具有一第一部分、一第二部分与一第三部分，其中该第一部分邻近该第一基体掺杂区，该第二部分邻近该第二基体掺杂区，该第三部分位于该第一沟槽的一底部与一侧壁的转折处，且该第一部分的厚度与该第二部分的厚度小于该第三部分的厚度；一第一栅极导电层，设于邻近该第一基体掺杂区的该栅极绝缘层上，其中该第一部分位于该第一栅极导电层与该第一基体掺杂区之间；一第二栅极导电层，设于邻近该第二基体掺杂区的该栅极绝缘层上，且该第二栅极导电层与该第一栅极导电层电绝缘，其中该第二部分位于该第二栅极导电层与该第二基体掺杂区之间；一第一源极掺杂区，具有该第一导电类型，且设于该第一基体掺杂区中；以及一第二源极掺杂区，具有该第一导电类型，且设于该第二基体掺杂区中。