[发明专利]改进的处理器架构

摘要

处理器包括：第一和至少带有使能逻辑的第二数据处理通道，该使能逻辑用于可选择地使能第二通道；在基于相同的存储访问指令的相同的一个或多个地址操作数之间，用于生成具有可变偏移的第一和第二存储地址的逻辑；和基于访问指令的相同的一个或多个寄存器区分符操作数，用于在第一地址和第一数据处理通道的寄存器之间以及在第二地址和第二通道的相应的寄存器之间，传输数据的电路。基于数据处理指令的相同的一个或多个操作数，第一数据处理通道使用第一数据处理通道的一个或多个寄存器执行操作，并且在第二通道使能的条件下，第二通道使用其自身的寄存器组中的一个或多个相应的寄存器执行相同的操作。

主权项

一种处理器，所述处理器包括：译码单元，设置为接收一系列指令；第一和至少第二数据处理通道，每个所述通道耦连到所述译码单元，所述第二数据处理通道包括使能逻辑，配置为可选择地使能所述第二数据处理通道；可变偏移寻址逻辑，耦连到所述译码单元，配置用于基于相同的存储访问指令的相同的一个或多个地址操作数，生成其间具有可变偏移的第一和第二存储地址；和存储访问电路，耦连于所述可变偏移寻址逻辑以及所述第一和第二数据处理通道，配置为基于存储访问指令的相同的一个或多个寄存器区分符操作数，在所述第一存储地址和所述第一数据处理通道的寄存器之间传输数据，以及在所述第二存储地址和所述第二数据处理通道的相应的寄存器之间传输数据；其中，所述译码单元被配置为将相同的操作码和相同的数据处理指令的相同的一个或多个操作数提供给所述第一和第二数据处理通道，以便于基于所述数据处理指令的相同的一个或多个操作数，所述第一数据处理通道对所述第一数据处理通道的一个或多个寄存器中的数据执行由该操作码指定的操作，并且在第二数据处理通道使能的条件下，所述第二数据处理通道对所述第二数据处理通道的相应的一个或多个寄存器中的数据执行相同的操作。