[发明专利]一种迟滞型数据流控制电路

摘要

本发明适用于芯片设计领域，尤其涉及一种迟滞型数据流控制电路。在本发明实施例中，通过设置迟滞型异常预报警模块，以及在请求仲裁和缓冲装置里设置优先通路开关，当实时设备的本地缓冲里的数据请求命令高于预设的阈值时，迟滞型异常预报警模块发出缓冲预报警，优先通路开关将实时设备的数据请求命令绕过命令缓冲，直接送入内存控制器执行，从而避免由于实时设备发生数据溢出而导致的数据丢失以及造成用户体验度下降的问题，并且大幅度提高了实时设备的数据请求命令的执行效率，可以大幅度减小了实时设备的本地缓冲大小。

主权项

一种迟滞型数据流控制电路，其特征在于，所述迟滞型数据流控制电路包括：数据请求外设，包括实时设备和非实时设备；请求仲裁和缓冲装置，包括命令缓冲，用于负责收集所述数据请求外设发出的数据请求命令，当有多个数据请求外设同时发出数据请求命令时，根据所述数据请求外设的优先级排序，按照约定逐个采集数据请求命令，并将数据请求命令分解成若干个原子命令送入所述命令缓冲；内存控制器，用于执行所述命令缓冲里的原子命令；数据响应装置；所述迟滞型数据流控制电路还包括：迟滞型异常预报警模块，用于当所述实时设备的本地缓冲里的数据请求命令条件高于预设的第一阈值时，发出缓冲预报警，或当所述实时设备的本地缓冲里的数据请求命令条件低于预设的第二阈值时，取消缓冲预报警，所述第一阈值和第二阈值之间有间距；所述请求仲裁和缓冲装置还包括：优先通路开关，用于当所述迟滞型异常预报警模块发出缓冲预报警时，暂停所述命令缓冲里的数据请求命令进入内存控制器，将所述实时设备的数据请求命令绕过所述命令缓冲，直接送入内存控制器执行。