[发明专利]检测和防止设定失败的电路及方法有效
| 申请号： | 201110274157.X | 申请日： | 2011-09-16 |
| 公开（公告）号： | CN102638251A | 公开（公告）日： | 2012-08-15 |
| 发明（设计）人： | 斯蒂芬·波文 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H03K5/19 | 分类号： | H03K5/19;G01R31/317 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 赵根喜;冯志云 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种防止一第一锁存器和一第二锁存器之间的设定失败的电路及方法，该电路包含一模拟组合逻辑电路和一时钟脉冲比较模块。该模拟组合逻辑电路设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号。该时钟脉冲比较模块设定以在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后提供一第二延迟时钟脉冲信号至该第二锁存器，其中该第二延迟时钟脉冲信号为该第二时钟脉冲信号的延迟版本。本发明减少了设定失败时的除错花费与耗时。 | ||
| 搜索关键词： | 检测 防止 设定 失败 电路 方法 | ||
【主权项】：
一种防止一第一锁存器和一第二锁存器之间的设定失败的电路，包含：一模拟组合逻辑模块，设定以接收针对该第一锁存器的一第一时钟脉冲信号并产生该第一时钟脉冲信号的延迟版本的一第一延迟时钟脉冲信号；以及一时钟脉冲比较模块，设定以在接收该第一延迟时钟脉冲信号和针对该第二锁存器的一第二时钟脉冲信号后提供一第二延迟时钟脉冲信号至该第二锁存器，其中该第二延迟时钟脉冲信号为该第二时钟脉冲信号的延迟版本。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110274157.X/，转载请声明来源钻瓜专利网。
