[发明专利]K值存储单元嵌入DRAM的二多转换电路及其构建方法

摘要

本发明公开一种K值存储单元嵌入DRAM的二多转换电路BMVCK及其构建方法。方法具体为：二多转换电路BMVCK由选通信号形成电路、二极管接通控制电路及电源组成，BMVCK有一位K值输出YWRj和k+1位2值输入bj+k、·····bj+2、bj+1、bj，输入信号为K个2-K进制码：(0)2、(1)2、(2)2、·····、(F-1)2、(F)2；该K个2-K进制码(0)2～(F)2依次为采用k+1位2进制码来表示K个正整数0～F，F＝K-1＝2k+r，k＝2，3，4·····，r＝0，1，2·······(2k-2)，(2k-1)；本发明的构建方法简单实用，适合于任意K值，包括10值和16值。

主权项

1.一种K值存储单元嵌入DRAM的二多转换电路的构建方法，其特征在于：所述的二多转换电路是一种将2值信号转换为K值信号的二多转换电路BMVC_K，由选通信号形成电路、二极管接通控制电路和电源三部分组成；二多转换电路BMVC_K有一位K值输出Y_WRj和k+1位2值输入b_j+k、·····b_j+2、b_j+1、b_j，输入信号为2-K进制码：(0)₂、(1)₂、(2)₂、·····、(F-1)₂、(F)₂；该K个2-K进制码(0)₂～(F)₂依次为采用k+1位2进制码来表示K个正整数0～F，F＝K-1＝2^k+r，k＝2，3，4·····，r＝0，1，2·······(2^k-2)，(2^k-1)；K值存储单元嵌入DRAM的二多转换电路BMVC_K的构建方法为：①对2-K进制码除全0的(0)₂外，按数值从小到大的顺序写出F个2-K进制码(1)₂～(F)₂，依次表示为b_j+kb_j+k-1b_j+k-2…b_j+3b_j+2b_j+1b_j＝000…0001、000…0010、000…0011、000…0100、000…0101、000…0110、000…0111、000…1000、··········、Num；其中Num为2-K进制码最大值(F)₂，当r＝0时，Num＝(2^k)₂＝100…0000，即最高位是1，其余低位全是0，当r＝1时，Num＝(2^k+1)₂＝100…0001，当r＝2时，Num＝(2^k+2)₂＝100…0010，………，当r＝(2^k-2)时，Num＝(2^k+1-2)₂＝1111…1110，当r＝(2^k-1)时，Num＝(2^k+1-1)₂＝1111…1111，即k+1位全是1；②对上述写出的每个2-K进制码，将b_j+kb_j+k-1…b_j+3b_j+2b_j+1b_j按位考虑，凡是2-K进制码中1的位对应的变量都保留，其余变量删去，由此根据上述写出的2-K进制码从小到大的顺序依次得出F个积项S₁～S_F为：S₁＝b_j、S₂＝b_j+1、S₃＝b_j+1b_j、S₄＝b_j+2、S₅＝b_j+2b_j、S₆＝b_j+2b_j+1、S₇＝b_j+2b_j+1b_j、S₈＝b_j+3、··············、S_F＝S(Num)；当r＝0时，S(Num)＝b_j+k，当r＝1时，S(Num)＝b_j+kb_j，即除最高位b_j+k外的其余低位变量b_j和S_r变量相同，其中考虑S_r＝S₁，以下按S_r考虑有类似特点，当r＝2时，S(Num)＝b_j+kb_j+1，…………，当r＝(2^k-2)时，S(Num)＝b_j+kb_j+k-1b_j+k-2…b_j+3b_j+2b_j+1，当r＝(2^k-1)时，S(Num)＝b_j+kb_j+k-1b_j+k-2…b_j+3b_j+2b_j+1b_j，此即k+1位变量全有；③依次对S₁～S_F取反，得出F个选通门的逻辑式f_j1～f_jF为：fj1=bj‾,]]>fj2=bj+1‾,]]>fj3=bj+1bj‾,]]>fj4=bj+2‾,]]>fj5=bj+2bj‾,]]>fj6=bj+2bj+1‾,]]>fj7=bj+2bj+1bj‾,]]>fj8=bj+3‾,]]>·············当r＝0时，当r＝1时，当r＝2时，……………，当r＝(2^k-2)时，当r＝(2^k-1)时，此即非运算下的k+1位变量全有；上述F个逻辑式f_j1～f_jF各自为数码(1)₂～(F)₂派生逻辑式；④F个选通门的逻辑式f_j1～f_jF形成F个选通门f_j1～f_jF，选通信号形成电路由F个选通门f_j1～f_jF构成；选通门f_j1～f_jF各自为数码(1)₂～(F)₂派生选通门；F个选通门具有1:0阶梯特性输出，所述的1:0阶梯特性输出就是：当输入信号为2-K进制码(U)₂时，对小于K的任意正整数V＞U，任意数码(V)₂派生选通门f_jV的输出全都是高电平，而数码(U)₂派生选通门f_jU的输出是低电平，即输出f_jF＝1，f_jF-1＝1，……f_jU+2＝1，f_jU+1＝1，f_jU＝0；其中等于1的式的个数为F-U，F-U为选通门f_jU的1:0长度n_d，上述输出f_jF依次到f_jU所呈现的由n_d个1到0即为1:0阶梯特性输出；选通门f_jF的n_d为0，选通门f_j(F-1)的n_d为1，选通门f_j(F-2)的n_d为2，··········选通门f_j3的n_d为F-3，选通门f_j2的n_d为F-2，选通门f_j1的n_d为F-1；⑤选通信号形成电路输出F个选通信号f_j1～f_jF，并输送到二极管接通控制电路，二极管接通控制电路中有一列串联二极管，F个选通信号按1:0阶梯特性输出用开关方式控制V_DC和Y_WRj间接通串联二极管的数量n_d，n_d＝0，1，2，3·····(F-2)，(F-1)，电源V_DC经过n_d个导通状态的串联二极管连接到Y_WRj，二极管导通压降为V_d，于是Y_WRj输出电压V_YWRj＝V_DC-n_dV_d；F个n_d决定Y_WRj有F个输出值，此外还有V_DC与Y_WRj间开路得出Y_YWRj＝V_SS，所以Y_WRj输出电压V_YWRj总共有F+1＝K个，其中V_DC为最高电源电压，V_SS为最低电源电压，V_DC-V_SS＝FV_d+Δ，Δ为K值存储单元电路特性要求补偿的偏移量；由此完成BMVC_K的K个2-K进制码输入产生Y_WRj的K值输出；当输入信号有输入约束条件时所述的K值存储单元嵌入DRAM的二多转换电路BMVC_K的构建方法仍成立。