[发明专利]半导体装置及其制造方法无效
申请号: | 201110280892.1 | 申请日: | 2011-09-21 |
公开(公告)号: | CN102412299A | 公开(公告)日: | 2012-04-11 |
发明(设计)人: | 北川光彦 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L29/40;H01L29/739;H01L21/336 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 陈萍 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 根据一个实施方式,在半导体装置中,第一槽设置于N+基板上。在第一槽上,设置被层叠形成的N层、N-层、P层及N+层使之覆盖第一槽。半导体装置具有第二及第三槽。在第二槽上,设置P+层使之覆盖第二槽。在第三槽上,设置沟槽栅极使之覆盖第三槽。 | ||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
【主权项】:
一种半导体装置,其特征为,具备:第一槽,设置于第一导电型的半导体基板上;第一导电型的第一半导体层、第二导电型的第二半导体层和第一导电型的第三半导体层,上述第一半导体层和第二半导体层以覆盖上述第一槽的方式层叠形成,与上述半导体基板相比杂质浓度更低,上述第三半导体层与上述第一半导体层相比杂质浓度更高;第二槽,设置于上述第三半导体层上,在相对于上述半导体基板的面垂直的方向上设置为,至少一部分贯通上述第三半导体层而使上述第二半导体层露出,在相对于上述半导体基板的面水平的方向上设置为,至少一部分贯通上述第三半导体层而使上述第二半导体层露出;第二导电型的第四半导体层,以覆盖上述第二槽的方式形成,与上述第二半导体层相比杂质浓度更高;第三槽,与上述第四半导体层之间及侧面分离地配置而形成,在相对于上述半导体基板的面垂直的方向上设置为,贯通上述第三半导体层而使上述第二半导体层露出,或者贯通上述第三及第二半导体层而使上述第一半导体层露出,在相对于上述半导体基板的面水平的方向上设置为,贯通上述第二半导体层而一端使上述第一半导体层露出,或者贯通上述第二及第一半导体层而一端使上述半导体基板露出,另一端使上述第三半导体层露出;以及沟槽栅极,以覆盖上述第三槽的方式形成,由层叠形成的栅极绝缘膜及栅电极膜构成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110280892.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类