[发明专利]嵌入DRAM存储矩阵的8值存储单元及其相关转换电路

摘要

本发明公开一种嵌入DRAM存储矩阵的8值存储单元及其相关转换电路，由3个NMOS管，2个PMOS管、存储电容Cj及电源组成；NMOS管Qm1和电流源Ij构成源极跟随器FS：NMOS管Qm1的漏极接直流电源VDC，NMOS管Qm1的源极接电流源Ij的一端，电流源Ij的另一端接负直流电源VSS，电流源Ij电流由管NMOSQm1的源极流向负直流电源VSS；NMOS管Qm1的栅极接存储电容Cj的一端。8值存储单元主要部分是NMOS管源极跟随器，结构极简单，在保持DRAM存储矩阵特点的前提下实现BMVC和MBVC，具有抗干扰能力和多值信息恢复能力。

主权项

1.一种嵌入DRAM存储矩阵的8值存储单元电路，其特征在于：所述的嵌入DRAM存储矩阵的8值存储单元电路由3个NMOS管Q_m1、Q_m2、Q_m4，2个PMOS管Q_m3、Q_m5和存储电容C_j及电源组成；在8值存储单元电路中管Q_m1和电流源I_j构成源极跟随器F_S：管Q_m1的漏极接直流电源V_DC，V_DC＝1.8V，管Q_m1的源极接电流源I_j的一端，该连接处为F_S的输出D_Mij，I_j的另一端接负直流电源V_SS，V_SS＝-3.5V，I_j电流由管Q_m1的源极流向V_SS；管Q_m1的栅极接存储电容C_j的一端，该连接处为F_S的输入D_MCij，电容C_j的另一端接V_SS；在8值存储单元电路中管Q_m2和Q_m3、及Q_m4和Q_m5各自构成CMOS传输门：管Q_m2和Q_m3的漏极相接，源极也相接、管Q_m4和Q_m5的漏极相接，源极也相接、管Q_m2和Q_m4的栅极接行选择线X_0i，管Q_m3和Q_m5的栅极接X_0i的非2个CMOS传输门中管Q_m2和Q_m3构成传入传输门TG₁，管Q_m4和Q_m5构成传出传输门TG₂：TG₁的输入接读位线Y_WRj，TG₁的输出接F_S的输入D_MCij，TG₂的输入接F_S的输出D_Mij，TG₂的输出接读位线Y_RDj；当行选择线X_0i为高电平时，传输门TG₁和TG₂导通，写位线8值信号Y_WRj经导通的传输门TG₁传输到F_S的输入D_MCij；也即传输到管Q_m1的栅极，将8值信号D_MCij存入存储电容C_j，完成8值存储单元电路的信息接收功能；接着当行选择线X_0i为低电平时，传输门TG₁和TG₂截止，电容C_j与外界为直流开路，存储电容C_j存储的8值信号D_MCij保持不变，完成8值存储单元电路的信息存储功能；电容C_j存储的8值信号D_MCij经F_S形成对应的8值源极输出信号D_Mij，当下时刻再次出现X_0i为高电平时，传输门TG₂导通，与C_j存储信号D_MCij对应的8值信号D_Mij经导通的TG₂向外输出，完成8值存储单元电路的信息发送功能；8值存储单元电路通过读写控制电路除完成8值存储信息的读和写之外，还完成8值存储信息的刷新。