[发明专利]在CMOS源漏掺杂时进行多晶硅栅注入的方法有效

专利信息
申请号: 201110282836.1 申请日: 2011-09-22
公开(公告)号: CN103021824A 公开(公告)日: 2013-04-03
发明(设计)人: 胡君;罗啸;刘冬华;段文婷 申请(专利权)人: 上海华虹NEC电子有限公司
主分类号: H01L21/265 分类号: H01L21/265;H01L21/8238
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 丁纪铁
地址: 201206 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种在CMOS源漏掺杂时进行多晶硅栅注入的方法,多晶硅栅上形成有硅化钨和氮化硅,侧墙形成后,包括步骤:生长第一氧化层;淀积第二多晶硅层;淀积第三氧化层;对第三氧化层进行平坦化,将多晶硅栅上的氮化硅暴露出来;在多晶硅栅和源漏区中同时进行源漏离子注入;去除第三氧化层、第二多晶硅和第一氧化层;对注入离子进行热退火激活。本发明能使杂质离子同时注入到顶部形成有硅化钨和氮化硅的多晶硅栅和源漏区中,同时能避免源漏区中注入的结深太深。
搜索关键词: cmos 掺杂 进行 多晶 注入 方法
【主权项】:
一种在CMOS源漏掺杂时进行多晶硅栅注入的方法,多晶硅栅上形成有硅化钨和氮化硅,其特征在于:在硅衬底上形成了所述多晶硅栅、并在所述多晶硅栅上形成了所述硅化钨和所述氮化硅、并在所述多晶硅栅的侧壁形成了侧墙后,采用如下步骤对所述多晶硅栅进行离子注入:步骤一、在所述硅衬底上生长第一氧化层,所述第一氧化层将所述多晶硅栅上的所述氮化硅、所述多晶硅栅的侧壁的所述侧墙以及所述多晶硅栅两侧的源漏区的表面都覆盖;所述第一氧化层的厚度小于所述多晶硅栅的厚度;步骤二、在所述第一氧化层上淀积第二多晶硅层,所述第二多晶硅层和所述栅氧化层的总厚度小于所述多晶硅栅的厚度;步骤三、在所述第二多晶硅层上淀积第三氧化层,所述第一氧化层,第二多晶硅和第三氧化层的总厚度大于所述多晶硅栅、所述硅化钨和所述氮化硅的总厚度;步骤四、采用化学机械研磨的方法对所述第三氧化层进行平坦化,将所述多晶硅栅上的所述氮化硅暴露出来;所述源漏区上的所述第三氧化层的顶面和所述氮化硅顶面相平;步骤五、在所述多晶硅栅和所述源漏区中同时进行源漏离子注入;该源漏离子注入的能量满足注入离子能够注入到所述多晶硅栅中但是不能穿透所述多晶硅栅底部的栅氧化层;由于所述硅化钨的阻挡能力比氧化硅强,部分离子会同时注入到所述源漏区中,形成晶体管的源漏;步骤六、去除所述第三氧化层、所述第二多晶硅和所述第一氧化层; 进行热退火,将所述源漏和所述多晶硅栅中的注入离子激活。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110282836.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top