[发明专利]一种基于混值的六值绝热异步加减法计数器单元及计数器

摘要

本发明公开了一种基于混值的六值绝热异步加减法计数器，包括N位基于混值的六值绝热异步加减法计数器单元、N-1位六值绝热进位/借位电路及设置于第i位所述的六值绝热进位/借位电路与第i+1位所述的基于混值的六值绝热异步加减法计数器单元之间的DTCTGAL缓冲器，基于混值的六值绝热异步加减法计数器单元由六值绝热右移门和六值绝热D触发器组成；优点是根据电路三要素理论，将绝热技术引入到六值逻辑电路设计中，利用混值编码技术实现了基于混值（2-3混值）的六值绝热异步加减法计数器的设计，能耗节省显著，且具有高信息密度的特点，与常规的六值异步加减法计数器相比节省能耗约94%。

主权项

一种基于混值的六值绝热异步加减法计数器单元，其特征在于包括六值绝热右移门和六值绝热D触发器，所述的六值绝热右移门包括第一信号采样电路、第一互补信号采样电路、二值绝热右移门和三值绝热右移门，所述的第一信号采样电路主要由第一NMOS管和第二NMOS管组成，所述的第一NMOS管的源极为所述的六值绝热右移门的二值采样信号输入端，用于接入二值采样信号，所述的第一NMOS管的漏极输出所述的二值采样信号的采样值，所述的第二NMOS管的源极为所述的六值绝热右移门的三值采样信号输入端，用于接入三值采样信号，所述的第二NMOS管的漏极输出所述的三值采样信号的采样值，所述的第一互补信号采样电路主要由第三NMOS管和第四NMOS管组成，所述的第三NMOS管的源极为所述的六值绝热右移门的三值互补采样信号输入端，用于接入三值互补采样信号，所述的第三NMOS管的漏极输出所述的三值互补采样信号的采样值，所述的第四NMOS管的源极为所述的六值绝热右移门的二值互补采样信号输入端，用于接入二值互补采样信号，所述的第四NMOS管的漏极输出所述的二值互补采样信号的采样值，所述的第一NMOS管的栅极、所述的第二NMOS管的栅极、所述的第三NMOS管的栅极和所述的第四NMOS管的栅极并接于钟控时钟信号输入端，接入幅值电平对应逻辑2的钟控时钟信号，所述的二值绝热右移门主要由第一PMOS管、第二PMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管和第十四NMOS管组成，所述的第六NMOS管的漏极、所述的第八NMOS管的漏极、所述的第十二NMOS管的漏极、所述的第十三NMOS管的漏极、所述的第一PMOS管的漏极和所述的第二PMOS管的漏极连接且接入幅值电平对应逻辑2的功率时钟信号，所述的第六NMOS管的源极与所述的第五NMOS管的漏极连接，所述的第八NMOS管的源极与所述的第七NMOS管的漏极连接，所述的第十二NMOS管的源极与所述的第十一NMOS管的漏极连接，所述的第十三NMOS管的源极与所述的第十四NMOS管的漏极连接，所述的第八NMOS管的栅极和所述的第十三NMOS管的栅极均接入所述的第一信号采样电路中接入的二值采样信号的采样值，所述的第五NMOS管的栅极和所述的第十四NMOS管的栅极均接入所述的第一信号采样电路中接入的三值采样信号的采样值，所述的第六NMOS管的栅极和所述的第十二NMOS管的栅极均接入所述的第一互补信号采样电路中接入的二值互补采样信号的采样值，所述的第七NMOS管的栅极和所述的第十一NMOS管的栅极均接入所述的第一互补信号采样电路中接入的三值互补采样信号的采样值，所述的第五NMOS管的源极、所述的第七NMOS管的源极、所述的第一PMOS管的源极、所述的第九NMOS管的漏极、所述的第二PMOS管的栅极和所述的第十NMOS管的栅极并接于所述的六值绝热右移门的二值信号输出端，所述的第十一NMOS管的源极、所述的第十四NMOS管的源极、所述的第二PMOS管的源极、所述的第十NMOS管的漏极、所述的第一PMOS管的栅极和所述的第九NMOS管的栅极并接于所述的六值绝热右移门的二值互补信号输出端，所述的第九NMOS管的源极和所述的第十NMOS管的源极均接地，所述的三值绝热右移门主要由第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第三PMOS管和第四PMOS管组成，所述的第十五NMOS管的漏极和所述的第二十一NMOS管的漏极连接且接入幅值电平对应逻辑1的功率时钟信号，所述的第十七NMOS管的漏极、所述的第二十NMOS管的漏极、所述的第三PMOS管的漏极和所述的第四PMOS管的漏极连接且接入幅值电平对应逻辑2的功率时钟信号，所述的第十七NMOS管的源极与所述的第十六NMOS管的漏极连接，所述的第十七NMOS管的栅极和所述的第二十NMOS管的栅极均接入所述的第一信号采样电路中接入的三值采样信号的采样值，所述的第十五NMOS管的栅极、所述的第十六NMOS管的栅极和所述的第二十一NMOS管的栅极均接入所述的第一互补信号采样电路中接入的三值互补采样信号的采样值，所述的第十五NMOS管的源极、所述的第十六NMOS管的源极、所述的第三PMOS管的源极、所述的第十八NMOS管的漏极、所述的第四PMOS管的栅极和所述的第十九NMOS管的栅极并接于所述的六值绝热右移门的三值信号输出端，所述的第二十NMOS管的源极、所述的第二十一NMOS管的源极、所述的第四PMOS管的源极、所述的第十九NMOS管的漏极、所述的第三PMOS管的栅极和所述的第十八NMOS管的栅极并接于所述的六值绝热右移门的三值互补信号输出端，所述的第十八NMOS管的源极和所述的第十九NMOS管的源极均接地，所述的六值绝热D触发器包括二值绝热D触发器和三值绝热D触发器，所述的二值绝热D触发器主要由第二十二NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十七NMOS管、第五PMOS管和第六PMOS管组成，所述的第二十二NMOS管的漏极与所述的第二十三NMOS管的栅极连接，所述的第二十五NMOS管的漏极与所述的第二十六NMOS管的栅极连接，所述的第二十二NMOS管的栅极和所述的第二十五NMOS管的栅极均接入幅值电平对应逻辑2的钟控时钟信号，所述的第二十二NMOS管的源极为所述的六值绝热D触发器的二值信号输入端，所述的第二十五NMOS管的源极为所述的六值绝热D触发器的二值互补信号输入端，所述的第二十三NMOS管的漏极、所述的第二十六NMOS管的漏极、所述的第五PMOS管的漏极和所述的第六PMOS管的漏极连接且接入幅值电平对应逻辑2的功率时钟信号，所述的第二十三NMOS管的源极、所述的第五PMOS管的源极、所述的第二十四NMOS管的漏极、所述的第六PMOS管的栅极和所述的第二十七NMOS管的栅极并接于所述的六值绝热D触发器的二值信号输出端，所述的第二十六NMOS管的源极、所述的第六PMOS管的源极、所述的第二十七NMOS管的漏极、所述的第五PMOS管的栅极和所述的第二十四NMOS管的栅极并接于所述的六值绝热D触发器的二值互补信号输出端，所述的第二十四NMOS管的源极和所述的第二十七NMOS管的源极均接地，所述的三值绝热D触发器主要由第二十八NMOS管、第二十九NMOS管、第三十NMOS管、第三十一NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管、第三十六NMOS管、第三十七NMOS管、第七PMOS管和第八PMOS管组成，所述的第二十八NMOS管的漏极与所述的第三十七NMOS管的栅极连接，所述的第三十二NMOS管的漏极与所述的第三十六NMOS管的栅极连接，所述的第二十八NMOS管的栅极和所述的第三十二NMOS管的栅极均接入幅值电平对应逻辑2的钟控时钟信号，所述的第二十八NMOS管的源极为所述的六值绝热D触发器的三值信号输入端，所述的第三十二NMOS管的源极为所述的六值绝热D触发器的三值互补信号输入端，所述的第三十NMOS管的源极与所述的第二十九NMOS管的漏极连接，所述的第三十四NMOS管的源极与所述的第三十三NMOS管的漏极连接，所述的第三十NMOS管的漏极和所述的第三十四NMOS管的漏极连接且接入幅值电平对应逻辑1的功率时钟信号，所述的第三十七NMOS管的漏极、所述的第七PMOS管的漏极、所述的第八PMOS管的漏极和所述的第三十六NMOS管的漏极连接且接入幅值电平对应逻辑2的功率时钟信号，所述的第二十九NMOS管的源极、所述的第三十七NMOS管的源极、所述的第七PMOS管的源极、所述的第三十一NMOS管的漏极、所述的第八PMOS管的栅极和第三十五NMOS管的栅极并接于所述的六值绝热D触发器的三值信号输出端，所述的第三十三NMOS管的源极、所述的第三十六NMOS管的源极、所述的第八PMOS管的源极、所述的第三十五NMOS管的漏极、所述的第七PMOS管的栅极和所述的第三十一NMOS管的栅极并接于所述的六值绝热D触发器的三值互补信号输出端，所述的第三十一NMOS管的源极和所述的第三十五NMOS管的源极均接地，所述的六值绝热右移门的二值信号输出端与所述的六值绝热D触发器的二值信号输入端连接，所述的六值绝热右移门的二值互补信号输出端与所述的六值绝热D触发器的二值互补信号输入端连接，所述的六值绝热右移门的三值信号输出端与所述的六值绝热D触发器的三值信号输入端连接，所述的六值绝热右移门的三值互补信号输出端与所述的六值绝热D触发器的三值互补信号输入端连接，所述的六值绝热右移门的二值采样信号输入端与所述的六值绝热D触发器的二值信号输出端并接于第一加法计数输出端，所述的六值绝热右移门的二值互补采样信号输入端与所述的六值绝热D触发器的二值互补信号输出端并接于第一减法计数输出端，所述的六值绝热右移门的三值采样信号输入端与所述的六值绝热D触发器的三值信号输出端并接于第二加法计数输出端，所述的六值绝热右移门的三值互补采样信号输入端与所述的六值绝热D触发器的三值互补信号输出端并接于第二减法计数输出端。