[发明专利]一种工作于线性模式APD阵列的主、被动成像读出电路

摘要

一种工作于线性模式APD阵列的主、被动成像读出电路，设有探测器、短路保护电路、积分电路、积分时间控制电路、主被动模式切换电路、采样保持电路及行选电路，探测器的输出端连接短路保护电路的输入端，短路保护电路的输出端连接积分电路的输入端，积分时间控制电路的输出端接主被动模式切换电路的输入端，主被动模式切换电路的一个输出端连接积分电路的控制信号端,主被动模式切换电路的另一输出端连接采样保持电路的控制信号端，积分电路的输出端连接采样保持电路的输入端，采样保持电路的输出端连接行选电路的输入端，行选电路的输出端接连接后续信号处理电路。

主权项

一种工作于线性模式APD阵列的主、被动成像读出电路，其特征在于：设有探测器、短路保护电路、积分电路、积分时间控制电路、主被动模式切换电路、采样保持电路及行选电路；探测器的输出连接短路保护电路，短路保护电路的输出连接积分电路，积分时间控制电路的输出连接主被动模式切换电路，主被动模式切换电路的一个输出连接积分电路的控制信号端, 主被动模式切换电路的另一输出连接采样保持电路的控制信号端，积分电路的输出连接采样保持电路，采样保持电路的输出连接行选电路，行选电路的输出端接连接后续信号处理电路，其中：探测器系雪崩光电二极管APD，将光信号转换成电流信号，短路保护电路设有N型高压MOS管M1，雪崩光电二极管的正极接第一偏置电压，雪崩光电二极管的负极接N型高压MOS管M1的漏端，N型高压MOS管M1的栅端接第二偏置电压；积分电路设有一个运算放大器、一个积分电容和一个P型MOS管M2，运算放大器的负向输入端与积分电容的一端以及P型MOS管M2的源端连接在一起并与短路保护电路的N型高压MOS管M1源端连接，运算放大器的正向输入端连接参考电压，运算放大器的输出端与积分电容的另一端以及P型MOS管M2的漏端连接在一起，P型MOS管M2的栅端连接复位控制信号；采样保持电路设有一个P型MOS管M3及一个采样电容，P型MOS管M3的源端连接积分电路运算放大器的输出端，P型MOS管M3的漏端连接采样电容的一端，采样电容的另一端接地，P型MOS管M3的栅端连接采样保持控制信号；行选电路设有两个N型MOS管 M4、M5，N型MOS管 M4栅端连接采样保持电路P型MOS管M3的漏端， N型MOS管M5的栅端连接行选控制信号，N型MOS管M5的漏端连接N型MOS管 M4的源端，N型MOS管 M4的漏端及N型MOS管 M5的源端分别连接后续信号处理电路；积分时间控制电路包括结构相同的两部分，每部分都设有3个D触发器、3个异或门及2个与门；第一异或门的一个输入端与第一D触发器的正相输出端以及第一与门的一个输入端连接在一起，第一异或门的另一个输入端与第一与门的另一输入端以及第三D触发器的反相输出端连接在一起，第一异或门的输出端与第一触发器的数据输入端连接，第一与门的输出端与第二异或门的一个输入端以及第二与门的一个输入端连接在一起，第二异或门的另一输入端与第二D触发器的正相输出端以及第二与门的另一输入端连接在一起，第二异或门的输出端与第二D触发器的数据输入端连接，第二与门的输出端连接第三异或门的一个输入端，第三异或门的另一输入端与第三D触发器的正相输出端连接，第三异或门的输出端与第三D触发器的数据输入端连接， 3个D触发器的时钟输入端分别外接高频时钟信号，第一、第二2个D触发器的使能端分别连接控制字输入信号，第三D触发器的使能端接VDD，3个D触发器的控制端分别连接外接积分信号，积分时间控制电路两部分中的两个第三D触发器的反相输出端分别是主被动模式切换电路的第一、第二两个输入信号端；主被动模式切换电路包括结构相同的两部分，每部分都设有3个与非门及一个反相器；第一与非门的一个输入端连接反相器的输入端并与外接模式切换信号连接,反相器的输出端和第二与非门的一个输入端连接,第一与非门的输出端连接第三与非门的一个输入端，第二与非门的输出端连接第三与非门的另一输入端,主被动模式切换电路两部分中的两个第一与非门的另一输入端分别对应连接积分时间控制电路中两个第三D触发器反相输出端的第一、第二两个输出信号端,两个第二与非门的另一输入端分别对应连接外接脉宽控制信号及延时控制信号，两个第三与非门的输出端分别输出复位控制信号和采样保持控制信号,对应连接积分电路中P型MOS管M2的栅端及采样保持电路中P型MOS管M3的栅端。