[发明专利]PMOS管带通-带阻和高通-低通变阈电路

摘要

本发明公开PMOS管带通-带阻和高通-低通变阈电路，PMOS管带通-带阻变阈电路由二个NMOS管Q1、Q3和三个PMOS管Q2、Q4、Q5，及二个电阻R0、R1组成；PMOS管高通-低通变阈电路由一个NMOS管Q1和二个PMOS管Q2、Q5，及二个电阻R0、R1组成；另一种PMOS管高通-低通变阈电路由一个NMOS管Q3和二个PMOS管Q4、Q5，及二个电阻R0、R1组成。采用参考电压Vref调节带通阈、带阻阈、高通阈、低通阈。已有控制MOS管阈值技术只能控制阈值的幅度，本发明所述的变阈电路，很容易实现将8值、10值和任意K值动态存储单元嵌入DRAM存储阵列所需要的转换电路，实现多值组合逻辑电路和多值时序逻辑电路，使电路结构最简。用于FPGA、CPLD、半或全制定ASIC和存储器等VLSI及其它数字IC技术领域。

主权项

一种PMOS管带通‑带阻变阈电路，其特征在于：所述的PMOS管带通‑带阻变阈电路由二个NMOS管Q1、Q3和三个PMOS管Q2、Q4、Q5，及二个电阻R0、R1组成；管Q1和Q2的源极相接，管Q3和Q4的源极相接，管Q2和Q4的漏极接直流电源VSS，管Q1、Q3的漏极和管Q5的栅极与电阻R1的一端相连接，该连接处作为带阻输出Vout0，电阻R1的另一端和PMOS管Q5的源极接到直流电源VDC，NMOS管Q1和PMOS管Q4的栅极接外输入Vx，PMOS管Q2和NMOS管Q3的栅极分别接参考电压Vref1和Vref0，VDC≥Vx≥VSS，VDC≥Vref1≥VSS，VDC≥Vref0≥VSS，管Q5漏极和电阻R0的一端相连接，该连接处作为带通输出Vout1，电阻R0的另一端接直流电源VD，VDC＝5.5V，VSS＝0V，VD＝4V；上阈值Vex1＝Vref1‑VDC+Vtn1+|Vtp2|，下阈值Vex0＝Vref0‑VDC‑Vtn3‑|Vtp4|，满足Vex1＞Vex0，其中Vtn1、Vtn3和Vtp2、Vtp4分别为NMOS管Q1、Q3和PMOS管Q2、Q4的阈值电压，Vtn1＞0，Vtn3＞0，Vtp2＜0，Vtp4＜0，带通输出Vout1和带阻输出Vout0分别输送到受控PMOS管QB1和QR0的栅极，管QB1和QR0的源极接VDC，由此完成：①当Vex1＞Vx‑VDC＞Vex0时，管QB1导通，否则，不满足Vex1＞Vx‑VDC＞Vex0时，管QB1截止，②当Vex1＞Vx‑VDC＞Vex0时，管QR0截止，否则，不满足Vex1＞Vx‑VDC＞Vex0时，管QR0导通；也即输入差Vx‑VDC在带区间(Vex0，Vex1)内，管QB1导通，管QR0截止，带区间(Vex0，Vex1)通过改变参考电压Vref1和Vref0来调整。