[发明专利]一种服务器管理模块和时序控制模块的通信方法

摘要

本发明提供一种服务器管理模块和时序控制模块的通信方法，该方法是管理模块和时序控制模块之间通过IPMB和中断方式实对系统的控制，管理模块通过写时序控制模块的寄存器来控制时序控制模块的管脚输出；时序控制模块通过中断的方式通知管理模块有输入输出管脚状态的变化，包含软硬件设计两方面的内容，其中：（1）硬件方面：管理模块和时序控制模块通信只需通过3个管脚，其中2个管脚作为IPMB接口，另外1个管脚作为时序控制模块输出到管理模块的中断信号，采用中断的方式，实现管理模块对时序控制模块信号管脚变化的即时响应；（2）软件方面：IPMB总线模块采用VerilogHDL语言编写，可移植性强，外围设备少，占有系统资源少。

主权项

一种服务器管理模块和时序控制模块的通信方法, 其特征在于管理模块和时序控制模块之间通过IPMB和中断方式实对系统的控制，管理模块通过写时序控制模块的寄存器来控制时序控制模块的管脚输出；时序控制模块通过中断的方式通知管理模块有输入输出管脚状态的变化，包含软硬件设计两方面的内容，其中：（1）硬件方面：管理模块和时序控制模块通信只需通过3个管脚，其中2个管脚作为IPMB接口,另外1个管脚作为时序控制模块输出到管理模块的中断信号，采用中断的方式，实现管理模块对时序控制模块信号管脚变化的即时响应；（2）软件方面：IPMB总线模块采用Verilog HDL语言编写，可移植性强，外围设备少，占有系统资源少，方法步骤如下：1）首先在时序控制模块内部，通过寄存器定义一个IPMB地址；2）然后在时序控制模块内部定义一个Firmware版本号寄存器；3）然后定义其他不同的寄存器，每个寄存器的8个bit对应时序控制模块的一个IO管脚，每个bit的含义由用户自己定义；4）当管理模块控制时序控制模块输出时：首先管理模块根据IPMB地址对时序控制模块相应寄存器的Bit位进行写操作，通过对Bit的写0或写1来控制IO管脚输出高和低，从而完成系统的自动开关机、复位操作；5）当管理模块读取时序控制模块的输入时：当时序控制模块的输入输出管脚有电平变化时，其对应的寄存器也会相应变化，时序控制模块会立即通过“INT_GPIO”管脚发中断给管理模块，管理模块收到此中断后去轮询时序控制模块相应的寄存器及时掌握系统状态变化，从而采取相应的措施，这种措施是一种无延迟的工作方式。