[发明专利]非统一内存访问系统中线程化串行程序的方法及装置有效
| 申请号： | 201110381862.X | 申请日： | 2011-11-25 |
| 公开（公告）号： | CN102520915A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 李艳华;张悠慧;谭玺 | 申请（专利权）人： | 华为技术有限公司;清华大学 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38;G06F9/50 |
| 代理公司： | 北京中博世达专利商标代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 518129 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种非统一内存访问系统中线程化串行程序的方法及装置，涉及多线程技术领域，能够缓减在非统一内存访问系统中由于访存延时差异所导致的多核处理器执行串行程序时的性能的降低。本发明的方法包括：接收待处理的串行程序；获取多核处理器的信息，其中包括多核处理器的互联结构信息、每个所述处理器核的访存延时中的至少一项；将所述串行程序中的可用循环部分线程化为推测线程，将所述串行程序中的串行部分和非可用循环部分线程化为控制线程；根据所述互联结构信息和所述延时信息中的至少一项，将所述控制线程和所述推测线程分配至处理器核。本发明用于支持推测多线程机制的非统一内存访问系统中线程化执行串行程序。 | ||
| 搜索关键词： | 统一 内存 访问 系统 线程 串行 程序 方法 装置 | ||
【主权项】：
一种非统一内存访问系统中线程化串行程序的方法，其特征在于，包括：接收待处理的串行程序；获取多核处理器的信息，所述多核处理器的信息包括所述多核处理器的互联结构信息、所有处理器核的延时信息中的至少一项，所述延时信息包含每个所述处理器核的访存延时；将所述串行程序中的可用循环部分线程化为推测线程，将所述串行程序中的串行部分和非可用循环部分线程化为控制线程；根据所述互联结构信息和所述延时信息中的至少一项，将所述控制线程和所述推测线程分配至处理器核。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司;清华大学，未经华为技术有限公司;清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110381862.X/，转载请声明来源钻瓜专利网。
