[发明专利]一种用于高压集成电路的半导体器件及其制造方法有效

专利信息
申请号: 201110384342.4 申请日: 2011-11-28
公开(公告)号: CN103137622A 公开(公告)日: 2013-06-05
发明(设计)人: 潘光燃 申请(专利权)人: 北大方正集团有限公司;深圳方正微电子有限公司
主分类号: H01L27/092 分类号: H01L27/092;H01L21/265;H01L21/8238
代理公司: 北京同达信恒知识产权代理有限公司 11291 代理人: 黄志华
地址: 100871 北京市*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例涉及半导体技术领域,特别涉及一种用于高压集成电路的半导体器件,包括:位于衬底内的P阱区,P阱区包括低压P阱区和高压P阱区;位于P阱区上表面的局部厚氧化层;位于P阱区内的P型掺杂区,P型掺杂区是通过一次掩膜曝光,向低压P阱区及高压P阱区的场区上表面内进行P场注入,以及向低压P阱区的有源区再进行防穿通注入形成;位于P阱区有源区上的栅氧化层;位于所述栅氧化层上表面的多晶硅栅;位于所述有源区和多晶硅层上的介质层和接触孔;位于所述介质层上表面和接触孔内的金属层。本发明实施例提供的半导体器件及其制造方法,降低了制造成本及传统工艺的复杂操作,并且也达到了保证器件和集成电路的性能的效果。
搜索关键词: 一种 用于 高压 集成电路 半导体器件 及其 制造 方法
【主权项】:
一种用于高压集成电路的半导体器件,其特征在于,包括:位于衬底内的P阱区,所述P阱区包括低压P阱区和高压P阱区;位于所述P阱区上表面的局部厚氧化层;位于P阱区内的P型掺杂区,所述P型掺杂区是通过一次掩膜曝光,向低压P阱区及所述高压P阱区的场区上表面内进行P场注入,以及向所述低压P阱区的有源区再进行防穿通注入形成;位于所述P阱区有源区上的栅氧化层;位于所述栅氧化层上表面的多晶硅栅;位于所述有源区和多晶硅层上的介质层和接触孔;位于所述介质层上表面和接触孔内的金属层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110384342.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top