[发明专利]一种MOS型高压集成电路及制作方法

摘要

本发明公开了一种MOS型高压集成电路及制作方法，应用于半导体集成电路制造领域。该电路包括：设置在衬底上的高压PMOS和高压NMOS，高压PMOS的沟道长度等于设置在自身的多晶硅栅与N阱有源区的叠加宽度，高压NMOS的沟道长度等于设置在自身的多晶硅栅的宽度；第一重掺杂漏区N+的侧壁被轻掺杂漏区NLDD包围，所述第一重掺杂漏区N+的侧壁与侧墙边缘和场氧化层边缘间隔设定距离；第二重掺杂漏区P+的侧壁被P场掺杂区PF包围，所述第二重掺杂漏区P+的侧壁与多晶硅栅边缘间隔设定距离。本发明实施例提供的高压集成电路及其制造方法，弱化了高压MOS集成电路的表面电场。

主权项

一种MOS型高压集成电路，其特征在于，包括：设置在衬底上的高压PMOS和高压NMOS，其中，高压PMOS的沟道长度等于设置在该高压PMOS上的多晶硅栅与N阱有源区的叠加宽度，高压NMOS的沟道长度等于设置在该高压NMOS上的多晶硅栅的宽度；在高压NMOS漏极结构中的第一重掺杂漏区N+的侧壁被轻掺杂漏区NLDD包围，所述第一重掺杂漏区N+的侧壁与侧墙边缘和场氧化层边缘间隔第一设定距离；在高压PMOS的漏极结构中第二重掺杂漏区P+的侧壁被P场掺杂区PF包围，所述第二重掺杂漏区P+的侧壁与多晶硅栅边缘间隔第二设定距离。