[发明专利]一种具有优化雪崩击穿电流路径的超结MOSFET器件有效
| 申请号： | 201110386133.3 | 申请日： | 2011-11-29 |
| 公开（公告）号： | CN102832245A | 公开（公告）日： | 2012-12-19 |
| 发明（设计）人： | 任敏;李泽宏;邓光敏;张灵霞;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 电子科技大学专利中心 51203 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有优化雪崩击穿电流路径的超结MOSFET器件，属于半导体功率器件技术领域。本发明在普通超结MOSFET器件的第二导电类型半导体掺杂柱区(8)中嵌入一个掺杂浓度更高的第二导电类型半导体掺杂岛区(7)，同时将金属化源极(1)做成槽型结构、并将第二导电类型半导体掺杂接触区(6)做在金属化源电极(1)两端的沟槽底部并靠近第二导电类型半导体掺杂岛区(7)。通过上述措施，能够有效改变超结MOSFET器件发生雪崩击穿时雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT的基区，从而避免寄生BJT的发射极正偏造成BJT开启，从而提高了器件可靠性。 | ||
| 搜索关键词： | 一种 具有 优化 雪崩 击穿 电流 路径 mosfet 器件 | ||
【主权项】：
一种具有优化雪崩击穿电流路径的超结MOSFET器件，包括金属化源电极（1）、多晶硅栅电极（2）、栅介质层（3）、两个第一导电类型半导体掺杂源区（4）、两个第二导电类型半导体掺杂接触区（6）、两个第二导电类型半导体掺杂柱区（8）、一个第一导电类型半导体掺杂柱区（9）、第一导电类型半导体掺杂衬底（10）和金属化漏电极（11）；金属化漏电极（11）位于第一导电类型半导体掺杂衬底（10）背面；两个第二导电类型半导体掺杂柱区（8）夹一个第一导电类型半导体掺杂柱区（9）形成超结结构并位于第一导电类型半导体掺杂衬底（10）正面；超结结构顶部两侧分别具有一个第二导电类型半导体体区（5），第二导电类型半导体体区（5）分别与第二导电类型半导体掺杂柱区（8）和第一导电类型半导体掺杂柱区（9）相接触；两个第二导电类型半导体体区（5）中分别具有一个第一导电类型半导体掺杂源区（4）和一个第二导电类型半导体掺杂接触区（6）；所述多晶硅栅电极（2）位于第二导电类型半导体体区（5）和第一导电类型半导体掺杂柱区（9）上方，与第二导电类型半导体体区（5）和第一导电类型半导体掺杂柱区（9）之间通过栅介质层（3）相绝缘；所述金属化源电极（1）位于器件的最上层，两端分别与两个第二导电类型半导体体区（5）中的第一导电类型半导体掺杂源区（4）和第二导电类型半导体掺杂接触区（6）相接触，与多晶硅栅电极（2）之间通过隔离介质相绝缘；其特征在于，所述具有优化雪崩击穿电流路径的超结MOSFET器件还包括两个第二导电类型半导体掺杂岛区（7）；所述两个第二导电类型半导体掺杂岛区（7）分别位于两个第二导电类型半导体掺杂柱区（8）的顶部，其掺杂浓度比第二导电类型半导体掺杂柱区（8）的掺杂浓度更高；所述金属化源电极（1）两端向下延伸进第二导电类型半导体体区（5），形成沟槽结构；所述第二导电类型半导体掺杂接触区（6）位于金属化源电极（1）为两端的沟槽底部并靠近第二导电类型半导体掺杂岛区（7）。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110386133.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种圆片级LED封装方法
- 下一篇：通信机房的温度控制方法、装置和系统
- 同类专利
- 专利分类
