[发明专利]用联合节点处理来解码低密度奇偶校验码的方法和设备

摘要

提供了一种用于对包括多个校验节点和多个可变节点的LDPC码进行解码的设备和方法。该设备包括：校验节点选择调度器，其选择至少一个校验节点；LLR存储器，其存储了可变节点的输入LLR值作为初始LLR值，并存储用于连接到所选择的校验节点的可变节点的更新的LLR值；以及校验节点消息存储器，其存储了表示对所选择的校验节点进行校验节点处理的结果值的校验节点消息。该装置还包括至少一个联合节点处理器，其通过从自LLR存储器读取的对应LLR值中减去所选择的校验节点的校验节点消息而生成可变节点消息，对可变节点消息执行校验节点处理，通过将可变节点消息加到校验节点处理结果值上来计算更新的LLR值，并将计算的LLR值递送到LLR存储器。

主权项

一种用于根据奇偶校验矩阵对包括多个校验节点和多个可变节点的低密度奇偶校验LDPC码进行解码的设备，该设备包括：校验节点选择调度器，用于从所述多个校验节点中选择至少一个用于校验节点处理的校验节点；对数似然比LLR存储器，用于存储所述多个可变节点的输入LLR值作为初始LLR值，并存储用于连接到至少一个所选择的校验节点的可变节点的更新的LLR值；校验节点消息存储器，用于存储表示对至少一个所选择的校验节点进行校验节点处理的结果值的校验节点消息；以及至少一个联合节点处理器，其中每一个联合节点处理器包括：减法器，用于执行可变节点处理，以从自LLR存储器读取的对应LLR值中减去存储在校验节点消息存储器中的与至少一个所选择的校验节点相对应的先前的校验节点消息，从而生成可变节点消息；校验节点处理器，用于对由所述减法器生成的可变节点消息执行校验节点处理而不存储该可变节点消息，产生表示校验节点处理的结果值的校验节点消息，并且将所产生的校验节点消息递送到所述校验节点消息存储器；触发器，用于存储由所述减法器生成的所述可变节点消息；加法器，用于通过将存储在所述触发器中的所述可变节点消息加到由所述校验节点处理器所产生的校验节点消息上来计算更新的LLR值，并将计算的更新的LLR值递送到LLR存储器，硬判决解码块，用于对更新的LLR值执行硬判决解码；比特缓冲器，用于存储硬判决解码的结果；以及奇偶校验块，用于对硬判决解码的结果执行奇偶校验，如果所述奇偶校验的结果是好，就停止所述至少一个联合节点处理器的操作，而如果所述奇偶校验的结果是差，就迭代所述至少一个联合节点处理器的操作，其中奇偶校验块被配置为：无论何时存储在所述校验节点消息存储器中的校验节点消息被所述校验节点处理器更新，都执行奇偶校验，其中LLR存储器和校验节点消息存储器被各自分割为仅与所述多个校验节点的数量一样多的子度量块，以及其中，通过选择至少一个校验节点开始一次解码处理，并且对于该一次解码处理过程交替迭代进行检验节点处理和可变节点处理。