[发明专利]适应低延迟或高吞吐要求的协处理器指令执行方法及系统有效
| 申请号： | 201110398179.7 | 申请日： | 2011-12-05 |
| 公开（公告）号： | CN102520910A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 妙维;袁宏骏;余红斌;李张丰 | 申请（专利权）人： | 苏州希图视鼎微电子有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F13/28 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 陆明耀;姚姣阳 |
| 地址： | 215021 江苏省苏州市工业*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种适应低延迟或高吞吐要求的协处理器指令执行方法，包括以下步骤：S1、协处理器从指令寄存器读取指令；S2、判断所述指令是否包含一个指令序列在系统存储空间中的起始地址，若否，执行步骤S3，若是，执行步骤S4；S3、协处理器执行所述指令；S4、协处理器通过DMA引擎逐条读入指令序列并依次执行。本发明通过判断所述指令是否包含一个指令序列在系统存储空间中的起始地址，从而选择不同的指令执行方式，满足了协处理器适应低延迟或高吞吐的要求。 | ||
| 搜索关键词： | 适应 延迟 吞吐 要求 处理器 指令 执行 方法 系统 | ||
【主权项】：
一种适应低延迟或高吞吐要求的协处理器指令执行方法，其特征在于，所述方法包括以下步骤：S1、协处理器从指令寄存器读取指令；S2、判断所述指令是否包含一个指令序列在系统存储空间中的起始地址，若否，执行步骤S3，若是，执行步骤S4；S3、协处理器执行所述指令； S4、协处理器通过DMA引擎逐条读入指令序列并依次执行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州希图视鼎微电子有限公司，未经苏州希图视鼎微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110398179.7/，转载请声明来源钻瓜专利网。
- 上一篇：积木式插座制作流程
- 下一篇：地铁站监控指挥报警系统
