[发明专利]A/D数据采集接口电路

摘要

本发明涉及一种A/D数据采集接口电路。在FPGA系统中，实现对外部A/D数据采集电路的控制接口逻辑，采用将NIOS处理器作为一个主控制器，通过编写程序来控制数据转换电路，由于NIOS处理器的工作频率相对于外部设备来说要高出许多，造成CPU资源极大的浪费。本发明包括数据处理电路、数据接口、数据采集控制逻辑电路、A/D转换电路，数据处理电路通过数据接口与数据采集控制逻辑电路连接，A/D转换电路与数据处理电路连接并且通过数据接口与AVALON总线连接。本发明可以不间断无数据丢失的进行数据采集，CPU可以主动的读取数据，也可以在数据处理单元检测到外部异常信号时被动的获取数据，并且CPU读取数据的操作极其简单，运行时只占用很少的CPU资源。

主权项

一种A/D数据采集接口电路，其特征在于：包括数据处理电路（1）、数据接口（2）、数据采集控制逻辑电路（3）、A/D转换电路（4），数据处理电路（1）通过数据接口（2）与数据采集控制逻辑电路（3）连接，A/D转换电路（4）与数据处理电路（1）连接并且通过数据接口（2）与AVALON总线连接。