[发明专利]一种肖特基势垒二极管整流器件及其制造方法

摘要

本发明公开一种肖特基势垒二极管整流器件及其制造方法，有源区由若干肖特基势垒二极管单胞并联构成；硅片上部与所述上金属层连接的第一导电类型轻掺杂的单晶硅外延层，位于外延层上部并开口于所述外延层上表面的沟槽，相邻沟槽之间外延层区域形成的凸台，下金属层与所述衬底之间形成欧姆接触；上金属层与所述第一导电多晶硅区和第二导电多晶硅区的上表面连接形成欧姆接触；上金属层与所述凸台上表面连接形成肖特基势垒接触；第一导电多晶硅区的下底面深度大于所述第二导电多晶硅区的下底面深度；第一隔离氧化层的厚度大于所述第二隔离氧化层的厚度。本发明器件反向电压阻断能力显著增强，缝隙填充能力得到改善，从而为器件结构设计提供更多灵活型，并加强了器件可靠性。

主权项

一种肖特基势垒二极管整流器件，该器件的有源区由若干肖特基势垒二极管单胞（1）并联构成；在截面上，每个单胞（1）包括硅片（2），位于所述硅片（2）背面的下金属层（3），位于所述硅片（2）正面的上金属层（4），所述硅片（2）下部与所述下金属层（3）连接的第一导电类型重掺杂的单晶硅衬底（5），所述硅片（2）上部与所述上金属层（4）连接的第一导电类型轻掺杂的单晶硅外延层（6），位于所述外延层（6）上部并开口于所述外延层（6）上表面的沟槽（7），相邻沟槽（7）之间外延层（6）区域形成的凸台（8），位于所述沟槽（7）中部的第一导电类型重掺杂的第一导电多晶硅区（9），位于所述沟槽（7）内部第一导电多晶硅区（9）两侧的第一导电类型重掺杂的第二导电多晶硅区（10），所述第一导电多晶硅区（9）与所述外延层（6）之间的第一隔离氧化层（11），所述第二导电多晶硅区（10）与所述外延层（6）和所述第一导电多晶硅区（9）之间的第二隔离氧化层（12）；其特征在于：所述下金属层（3）与所述衬底（5）之间形成欧姆接触；所述上金属层（4）与所述第一导电多晶硅区（9）和第二导电多晶硅区（10）的上表面连接形成欧姆接触；所述上金属层（4）与所述凸台（8）上表面连接形成肖特基势垒接触；所述第一导电多晶硅区（9）的下底面深度（d1）大于所述第二导电多晶硅区（10）的下底面深度（d2）；所述第一隔离氧化层（11）的厚度t1大于所述第二隔离氧化层（12）的厚度（t2）。