[发明专利]基于FPGA的IMA-ADPCM编解码IP核的设计实现

摘要

本发明从IMA-ADPCM的基本原理入手，分模块逐步剖析各部分功能，利用Verilog硬件描述语言编程设计实现了一个基于FPGA的可灵活配置的IMA-ADPCM编解码IP核。通过仿真测试和不同芯片的实际验证，确保此编解码器正确性和稳定性。整个系统Verilog编程部分是在QuartusII8.0平台完成，仿真是在专业仿真软件ModelSim6.1g上完成的，仿真完后分别在Altera公司的硬件平台DE2和DE0开发板上进行验证。本发明充分利用了FPGA的灵活性和可配置性，仿真和硬件验证表明，此IMA-ADPCM编解码IP核具有硬件结构简单、资源消耗低、可靠性高、灵活性强、速度快、性价比突出的显著特征，具有良好的应用前景。

主权项

一种基于FPGA的IMA‑ADPCM编解码IP核的设计实现，以IMA‑ADPCM算法为基础，用Verilog硬件描述语言在Quartus II开发平台上进行编程实现，以ALTERA公司的DE2和DE0为硬件平台，设计了一个基于FPGA的可灵活配置的IMA‑ADPCM编解码IP核，其基本特征为：在FPGA平台上开发实现了包括输入控制模块，编码模块，解码模块和输出控制模块共四个模块，再加上相关的外围电路能对16位采样PCM码和4位IMA‑ADPCM码在100MHz的频率下进行稳定的处理。