[发明专利]集成电路的制作方法

摘要

本发明提供了一种集成电路的制作方法，该集成电路包括体硅CMOS电路、SOI MOS电路。通过在体硅衬底的局部区域形成SOI衬底，这样同一个半导体衬底可同时包括体硅衬底、SOI衬底，使在同一个半导体衬底上同时制作体硅CMOS电路、SOI MOS电路变为可能，实现体硅CMOS电路、SOI MOS电路制程的兼容。由于体硅CMOS电路、SOI MOS电路是形成在同一个半导体衬底上，集成电路中无源器件的制程也可与体硅CMOS电路、SOI MOS电路的制程兼容，简化了制造工艺。

主权项

一种集成电路的制作方法，其特征在于，包括以下制作步骤：提供半导体衬底，所述半导体衬底包括第一区域、第二区域，所述第一区域用于形成SOI MOS电路，所述第二区域用于形成体硅CMOS电路；在所述半导体衬底的第一区域内形成埋入氧化层，所述埋入氧化层与所述半导体衬底表面具有间距；在所述半导体衬底的第二区域形成第一阱；同时在所述第一区域的埋入氧化层上方、第二区域的第一阱内形成浅沟槽隔离结构，以将SOI MOS电路、体硅CMOS电路与相邻有源区隔绝；同时在所述第一区域及第二区域的相邻浅沟槽隔离结构之间形成第二阱，所述第二阱的深度小于所述第一阱的深度；同时在所述第一区域及第二区域的第二阱上形成栅极；同时在所述栅极的两侧形成源极或漏极，以同时在所述SOI MOS电路、体硅CMOS电路中形成晶体管。