[发明专利]三维封装方法以及封装体无效
| 申请号： | 201110449518.X | 申请日： | 2011-12-29 |
| 公开（公告）号： | CN102623362A | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | 魏星;曹共柏;林成鲁;张峰;张苗;王曦 | 申请（专利权）人： | 上海新傲科技股份有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/56;H01L23/522;H01L23/482;H01L25/00 |
| 代理公司： | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人： | 孙佳胤;翟羽 |
| 地址： | 201821 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了涉及一种三维封装方法以及封装体，所述方法包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括支撑层、支撑层表面的重掺杂层以及重掺杂层表面的器件层，所述器件层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的支撑层和重掺杂层；在器件层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘；采用导电填充物填平所述贯孔。本发明的优点在于在降低被减薄的衬底的厚度的同时保证衬底表面的平整度。 | ||
| 搜索关键词： | 三维 封装 方法 以及 | ||
【主权项】：
一种三维封装方法，其特征在于，包括如下步骤：提供半导体衬底和支撑衬底，所述半导体衬底依次包括支撑层、支撑层表面的重掺杂层以及重掺杂层表面的器件层，所述器件层中包含至少一半导体器件；在半导体衬底和/或支撑衬底的表面形成绝缘层；以所述绝缘层为中间层，将所述半导体衬底和支撑衬底贴合在一起；采用自停止腐蚀工艺去除所述半导体衬底中的支撑层和重掺杂层；在器件层中形成多个贯孔，所述贯孔的位置与半导体器件的焊盘的位置对应，并暴露出半导体器件的焊盘； 采用导电填充物填平所述贯孔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海新傲科技股份有限公司，未经上海新傲科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110449518.X/，转载请声明来源钻瓜专利网。
- 上一篇：多重图案化的方法
- 下一篇：电力微机防误暨智能锁群综合管理系统及其管理方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
