[实用新型]一种数字信号处理的嵌入式开发系统有效
申请号: | 201120191462.8 | 申请日: | 2011-06-09 |
公开(公告)号: | CN202142057U | 公开(公告)日: | 2012-02-08 |
发明(设计)人: | 梁广;龚文斌;刘会杰;余金培;覃维引 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | G06F15/76 | 分类号: | G06F15/76 |
代理公司: | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人: | 翟羽 |
地址: | 200051 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种数字信号处理开发系统,兼具微处理器和FPGA两种架构,两者可并行或独立工作,处理能力强大,满足用户高速信号处理要求;配置灵活,为微处理器和FPGA提供可靠的配置接口以及多种配置方式;最多提供17路的ADC接口和2路DAC接口,同时还提供最多4个PCIE和2个SFI接口;提供各种常规总线接口;良好的人机接口,可以实时显示接收到的数据,具有较好的可视性与可操作性。 | ||
搜索关键词: | 一种 数字信号 处理 嵌入式 开发 系统 | ||
【主权项】:
一种数字信号处理的嵌入式开发系统,其特征在于,包括:FPGA模块,包括FPGA单元;FPGA辅助工作模块,与FPGA模块相连,包括为了给FPGA提供稳定工作状态的FPGA外围的电阻、电容、电感,第一存储器,第二存储器,晶振电路甲,所述的电阻电容为FPGA单元稳定工作提供电源去耦,所述的第一存储器为FPGA单元数字信号处理提供数据暂存,第二存储器为FPGA单元被配置成微处理器模式时提供程序存储,所述的晶振电路甲为FPGA单元提供时钟;微处理器模块,通过外扩存储器接口(EMIF)、通用IO口与FPGA模块相连,包括核心的ARM处理器单元;微处理器辅助工作模块,与微处理器模块相连,包括为了给微处理器提供稳定工作状态的电阻、电容、电感,第三存储器,第四存储器,第五存储器,晶振电路乙,所述的电阻电容为微处理单元稳定工作提供电源去耦,所述的第三存储器为微处理器提供数据暂存,所述的第四存储器为运行于微处理器的程序提供存储空间,所述的第五存储器为大型程序如操作系统运行时提供数据空间和程序运行空间,所述的晶振电路乙为微处理器单元提供时钟;数字与模拟转换接口模块,与FPGA模块相连,包括模拟/数字转换(ADC)单元与数字/模拟转换(DAC)单元;FPGA外围总线接口模块,与FPGA模块相连,包括PCIE接口单元,SFI接口单元与RS485/RS422协议接口单元;微处理器外围总线接口模块,与微处理器模块相连,包括USB接口单元、以太网接口单元、异步串口(RS232)接口单元;FPGA配置模块,与FPGA模块相连,包括实现FPGA配置的JTAG配置单元和AS配置单元,其中JTAG配置单元包括JTAG配置接插件和JTAG配置电缆以及JTAG配置电路,AS配置单元包括AS配置接插件和AS配置电缆以及AS配置电路(含固化存储器及其外围电阻电容);JTAG配置和AS配置为FPGA模块的两种配置方式,两者均可实现针对FPGA的在线编程,两者区别在于前者的配置信息掉电即损失,后者配置后,配置信息存储于配置存储器中,掉电不损失;微处理器配置模块,与微处理器模块相连,实现微处理器在线配置,包括微处理器配置接插件和微处理器配置电缆,以及微处理器配置电路;电源管理与复位模块,与上述各个模块均相连,包括电源接入控制单元、电源检测和复位单元和电源供应与管理单元,其中外部电源控制单元负责外部电源接通与断开控制,电源检测和复位单元监控当前单元供给情况,若电源掉电或手动触发均可为上述各模块提供异步复位信号,电源供应与管理单元为各模块提供所需的各种电源电压,同时也可通过在线编程可提供5V以下各种电源的输出;人机接口模块,与微处理器模块相连,包括液晶显示单元与液晶显示控制单元,人机接口模块实现数据的实时显示。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201120191462.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种智能点餐叫号系统
- 下一篇:一种电脑触摸区的防误触保护结构