[实用新型]一种学习机存储电路

摘要

本实用新型公开了一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路。本实用新型可实现多形式的数据存储，并且可根据需要提高学习机的存储能力，解决了学习机存储能力弱的问题，也提高了学习机的数据存储效率。

主权项

一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，其特征在于：所述内存电路包括型号为K4S281632F的内存芯片U5，所述内存芯片U5的A0‑A12引脚与微处理器的MADDR0‑MADDR12引脚一一对应连接， BA0、BA1引脚与微处理器的MBA0、MBA1引脚一一对应连接， CAS、RAS引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0‑DQ15引脚内存芯片U5的MDATA0‑MDATA15引脚一一对应连接，内存芯片U5的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的MBE1引脚、MBE0引脚一一对应连接，CLK、CKE引脚与微处理器的MCLK、MCKE引脚一一对应连接，内存芯片U5的VDDQ1‑VDDQ4引脚共接后再分别与微处理器的VDDIO1‑VDDIO3引脚连接，VSSQ1‑VSSQ4引脚共接后接地，且内存芯片U5的VDDQ1引脚与VSSQ4引脚之间接有相互并联的电容C38、C40，内存芯片U5的VDD1‑VDD3引脚共接后再分别与微处理器的VDDIO1‑VDDIO3引脚连接，VSS1‑VSS3引脚共接后接电源地，且内存芯片U5的VSS1引脚与VDD3引脚之间接有相互并联的电容C9、C35；所述闪存电路包括闪存芯片U9，所述闪存芯片U9的RE引脚与微处理器的MCMD引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接，CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接，WE引脚与微处理器的NFC_WE引脚连接，WP引脚、VCC1引脚、VCC2引脚各自分别与微处理器的VDDIO1‑VDDIO3引脚连接，闪存芯片U9的IO0‑IO7引脚与微处理器的NFC_DATA0‑NFC_DATA7引脚一一对应连接，所述内存芯片U9的NC5引脚通过电阻R13、R/NB引脚通过电阻R12、CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDIO1‑VDDIO3引脚连接；所述SD接口电路包括SD接口芯片SD1，所述SD接口芯片SD1的VSS引脚、GROUND引脚分别接地，SD接口芯片SD1的DAT0‑DAT3引脚与微处理器的NFC_DATA0‑NFC_DATA3引脚一一对应连接，SD接口芯片SD1的CARD引脚与微处理器的MPU_AD14引脚连接，CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片SD1的CARD引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、CLK引脚通过电阻R51、DAT0引脚通过电阻R3、DAT1引脚通过电阻R55分别与微处理器的VDDIO1‑VDDIO3引脚连接连接，且SD接口芯片SD1的CARD引脚的电阻R16、DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DAT0引脚的电阻R3、DAT1引脚的电阻R55还共接入电容C28后接地。