[实用新型]基于分时复用模数转换器的数字功率因数校正控制器

摘要

一种基于分时复用模数转换器的数字功率因数校正控制器，设有模数转换电路、补偿算法逻辑电路、脉宽调制器电路和功率因数校正基本拓扑电路，模数转换电路包括分频器、状态机、计数器、译码器、与门、SR锁存器、A/D转换电路、减法器、第一、第二、、第三3个传输门以及由第一、第二、第三3个相同的D触发器依次串联构成的第一、第二、第三3个移位寄存器。依靠对一个模数转换器的分时复用取代现有数字功率因数校正控制器中的三个模数转换器，实现三路信号的模数转换。在每个控制处理周期，只进行三次转换，其余时间模数转换器不工作，简化了功率因数校正转换器的电路设计，有效减小芯片面积，降低功耗。

主权项

一种基于分时复用模数转换器的数字功率因数校正控制器，设有模数转换电路、补偿算法逻辑电路、脉宽调制器电路和功率因数校正基本拓扑电路，其特征是：模数转换电路包括分频器、状态机、计数器、译码器、与门、SR锁存器、A/D转换电路、减法器、第一、第二、、第三3个传输门以及由第一、第二、第三3个相同的D触发器依次串联构成的第一、第二、第三3个移位寄存器，前一级D触发器的同相输出端与后一级D触发器的D输入端相连；，分频器的输入端与外部时钟连接，分频器设有第一、第二、第三、第四及第五5个输出端，分频器的第一输出端与状态机的时钟端相连，第二输出端与SR锁存器的置位端相连，第三输出端与A/D转换电路的时钟端连接，第四输出端与补偿算法逻辑电路的时钟端连接，第五输出端与脉宽调制器电路的时钟端相连；状态机的输出端产生时钟标志信号分别与计数器的时钟端及第一、第二、第三3个移位寄存器的时钟端连接；计数器的一个输出端分别连接译码器及与门的一个输入端，计数器的另一个输出端分别连接译码器及与门的另一个输入端；译码器设有3个输出端，分别连接第一、第二、第三传输门的开关信号输入端，第一、第二、第三传输门的输入端分别连接功率因数校正基本拓扑电路中的输出电压、输入电流、输入电压待采样信号，第一、第二、第三传输门的输出端均连接A/D转换电路；与门输出端连接SR锁存器的复位端， SR锁存器的输出端连接A/D转换电路使能信号端， A/D转换电路的数字值输出端与第一移位寄存器的D输入端相连，第一移位寄存器和第二移位寄存器的同相输出端还分别连接到补偿算法逻辑电路3个输入端中的2个输入端，第三移位寄存器的输出端连接减法器的负向端，减法器的同相输入端连接基准参考信号，减法器输出端连接补偿算法逻辑电路的第3个输入端；补偿算法逻辑电路的占空比指令输出端与脉宽调制器电路的输入端相连，脉宽调制器电路输出PWM控制脉冲至功率因数校正基本拓扑电路。