[实用新型]时钟信号延时电路及芯片

摘要

本实用新型提供一种时钟信号延时电路及芯片，该时钟信号延时电路包括充放电控制电路、延时调节电路及比较电路，充放电控制电路具有第一开关器件，第一开关器件接收时钟信号并由时钟信号控制通断，充放电控制电路还设有与第一开关器件串联连接的电压输出端，电压输出端接收直流电源信号，延时调节电路具有基准电容，基准电容的高电平端与电压输出端电连接，基准电容的另一端接地，且基准电容的高电平端输出延时信号，比较电路具有比较器，比较器的一个输入端接收基准电压信号，另一个输入端接收延时信号。本实用新型能对时钟信号的上升沿作延时处理，但下降沿几乎没有延时，确保芯片数据采样的准确性，又不会增加芯片的整体延时时间。

主权项

时钟信号延时电路，其特征在于：包括充放电控制电路，具有第一开关器件，所述第一开关器件接收时钟信号并由所述时钟信号控制通断，所述充放电控制电路还设有与所述第一开关器件串联连接的电压输出端，所述电压输出端接收直流电源信号；延时调节电路，具有基准电容，所述基准电容的高电平端与所述电压输出端电连接，所述基准电容的另一端接地，且所述基准电容的高电平端输出延时信号；比较电路，具有比较器，所述比较器的一个输入端接收基准电压信号，另一个输入端接收所述延时信号。