[发明专利]电阻变化型非易失性存储装置

摘要

提供一种在读出电路的设计中不用设置余量、而能够以最小间隔来对存储单元阵列的位线和字线进行布线的非易失性存储装置。多个基本阵列面的每一个基本阵列面具有仅将该基本阵列面内的偶数层的位线相互连接的第1通孔群、与仅将该基本阵列面内的奇数层的位线相互连接的第2通孔群，第1基本阵列面内的第1通孔群与在Y方向上与第1基本阵列面邻接的第2基本阵列面内的第2通孔群在Y方向上相互邻接，并且，第1基本阵列面内的第2通孔群与第2基本阵列面内的第1通孔群在Y方向上相互邻接，在将第1基本阵列面的第1通孔群与第1基本阵列面的第1全局线连接时，将第2基本阵列面的第2通孔群从第2基本阵列面的第2全局线切断。

主权项

一种电阻变化型非易失性存储装置，具备存储单元，该存储单元具有电阻状态根据电信号而可逆地变化的电阻变化型元件，其特征在于，具备：基板；多层位线，在将与上述基板的主面平行的面中正交的方向设为X方向及Y方向、将在上述基板的主面上层叠的方向设为Z方向的情况下，该多层位线通过将在Y方向上排列沿X方向延伸的位线而构成的层在Z方向上层叠来构成；多层字线，形成在上述多层位线的各个层间，且通过将在X方向上排列沿Y方向延伸的字线而构成的层在Z方向上层叠来构成；存储单元阵列，具有形成在上述多层位线和上述多层字线之间的各个交点上、由该位线和该字线夹着的多个上述存储单元；在将由上述多层位线之中Y方向的位置相同的多层位线、与和该多个位线交叉的上述字线之间所夹的多个上述存储单元设为基本阵列面的情况下，该存储单元阵列由在Y方向上排列配置的多个上述基本阵列面构成；全局位线，对应于多个上述基本阵列面的每一个基本阵列面而设置；以及第1选择开关元件和第2选择开关元件的组，对应于多个上述基本阵列面的每一个基本阵列面而设置；多个上述基本阵列面的每一个基本阵列面还具有第1通孔群和第2通孔群，该第1通孔群仅将该基本阵列面内的偶数层的位线相互连接，该第2通孔群仅将该基本阵列面内的奇数层的位线相互连接；对于多个上述基本阵列面的每一个基本阵列面，该基本阵列面内的上述第1通孔群，经由对应于该基本阵列面的上述第1选择开关元件和上述第2选择开关元件的组中的一个，与对应于该基本阵列面的上述全局位线连接，该基本阵列面内的上述第2通孔群，经由对应于该基本阵列面的上述第1选择开关元件和上述第2选择开关元件的组中的另一个，与对应于该基本阵列面的上述全局位线连接；在将多个上述基本阵列面的一个设为第1基本阵列面、将在Y方向上与该第1基本阵列面邻接的多个上述基本阵列面的另一个设为第2基本阵列面的情况下，上述第1基本阵列面内的上述第1通孔群、与上述第2基本阵列面内的上述第2通孔群在Y方向上相互邻接，并且，上述第1基本阵列面内的上述第2通孔群、与上述第2基本阵列面内的上述第1通孔群在Y方向上相互邻接；上述第1基本阵列面内的上述第1通孔群，经由对应于该第1基本阵列面的上述第1选择开关元件，与对应于该第1基本阵列面的上述全局位线连接，并且，上述第1基本阵列面内的上述第2通孔群，经由对应于该第1基本阵列面的上述第2选择开关元件，与对应于该第1基本阵列面的上述全局位线连接；上述第2基本阵列面内的上述第2通孔群，经由对应于该第2基本阵列面的上述第1选择开关元件，与对应于该第2基本阵列面的上述全局位线连接，并且，上述第2基本阵列面内的上述第1通孔群，经由对应于该第2基本阵列面的上述第2选择开关元件，与对应于该第2基本阵列面的上述全局位线连接；在对应于多个上述基本阵列面的多个上述第1选择开关元件和多个上述第2选择开关元件的各个组中，通过共通的第1位线选择信号，控制多个上述第1选择开关元件的电连接和非电连接，通过共通的第2位线选择信号，控制多个上述第2选择开关元件的电连接和非电连接。