[发明专利]休眠状态下的存储器功率降低无效
| 申请号： | 201180007628.9 | 申请日： | 2011-01-26 |
| 公开（公告）号： | CN102725709A | 公开（公告）日： | 2012-10-10 |
| 发明（设计）人： | D·艾瓦莫托;S·J·斯法尔佐;R·施米迪特;D·卡蒂;K·考克斯 | 申请（专利权）人： | 苹果公司 |
| 主分类号： | G06F1/32 | 分类号： | G06F1/32 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 邹姗姗 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种采用休眠状态的存储器功率降低的数据处理系统。该系统可以包括易失性存储器和至少一个数据输入外围设备以及逻辑电路。该逻辑电路配置为管理所述数据处理系统的功耗用于所述系统的休眠。该逻辑电路可以耦接到所述易失性存储器，并且可以配置为响应于在所述休眠状态期间发生的事件而给所述易失性存储器断电，但仍然保持在所述休眠状态中。该休眠状态可以是服从ACPI的S3休眠状态，在S3休眠状态期间诸如DRAM的易失性存储器在用户无动作时段之后被断电。 | ||
| 搜索关键词： | 休眠 状态 存储器 功率 降低 | ||
【主权项】：
一种数据处理系统，包括：易失性存储器；至少一个数据输入外围设备；逻辑电路，该逻辑电路配置为管理所述数据处理系统的功耗以保持所述数据处理系统的休眠状态，该逻辑电路耦接到所述易失性存储器和所述至少一个数据输入外围设备，该逻辑电路被配置为，响应于来自所述数据输入外围设备的输入，使得所述数据处理系统从所述休眠状态退出，并且该逻辑电路配置为，响应于在所述休眠状态期间发生的事件而给所述易失性存储器断电，并使得所述数据处理系统依然保持在所述休眠状态中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苹果公司，未经苹果公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180007628.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种机顶盒的页面显示方法及机顶盒设备
- 下一篇：寄存器电路模块
