[发明专利]半导体器件及其制造方法有效
| 申请号： | 201180010752.0 | 申请日： | 2011-10-25 |
| 公开（公告）号： | CN102770960A | 公开（公告）日： | 2012-11-07 |
| 发明（设计）人： | 增田健良;和田圭司;日吉透 | 申请（专利权）人： | 住友电气工业株式会社 |
| 主分类号： | H01L29/12 | 分类号： | H01L29/12;H01L21/336;H01L29/78 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 韩峰;孙志湧 |
| 地址： | 日本大阪*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种MOSFET（1），配备有碳化硅衬底（10）、活性层（20）、栅氧化物膜（30）以及栅电极（40）。活性层（20）包括主体区（22），当对栅电极（40）施加电压时在接触栅氧化物膜（30）的区域形成反型层（29）。主体区具有：低浓度区（22B），其布置在形成有反型层（29）的区域并包含低浓度杂质；以及高浓度区（22A），其布置在形成有反型层（29）的区域、在反型层（29）中的载流子迁移方向上与低浓度区（22B）相邻，并包含浓度大于低浓度区（22B）的杂质。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件（1，101），包括：衬底（10，110），所述衬底（10，110）由碳化硅制成，外延生长层（20，120），所述外延生长层（20，120）由碳化硅制成并形成在所述衬底（10，110）上，栅绝缘膜（30，130），所述栅绝缘膜（30，130）由绝缘体制成并布置为接触所述外延生长层（20，120），以及栅电极（40，140），所述栅电极（40，140）布置为接触所述栅绝缘膜（30，130），所述外延生长层（20，120）包括主体区（22，122），在所述主体区（22，122）中，通过对所述栅电极（40，140）施加电压而在与所述栅绝缘膜（30，130）相接触的区域形成反型层（29，129），所述主体区（22，122）包括低浓度区（22B，122B），所述低浓度区（22B，122B）布置在形成有所述反型层（29，129）的区域并包含低浓度杂质，以及高浓度区（22A，122A），所述高浓度区（22A，122A）布置在形成有所述反型层（29，129）的区域，并且在所述反型层（29，129）中的载流子迁移方向上与所述低浓度区（22B，122B）相邻，所述高浓度区（22A，122A）包含高于所述低浓度区（22B，122B）中的浓度的杂质。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社，未经住友电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180010752.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
