[发明专利]外延基板以及外延基板的制造方法无效
| 申请号： | 201180021537.0 | 申请日： | 2011-06-07 |
| 公开（公告）号： | CN102870196A | 公开（公告）日： | 2013-01-09 |
| 发明（设计）人： | 三好实人;角谷茂明;市村干也;前原宗太;田中光浩 | 申请（专利权）人： | 日本碍子株式会社 |
| 主分类号： | H01L21/205 | 分类号： | H01L21/205;H01L21/338;H01L29/778;H01L29/812 |
| 代理公司： | 北京北翔知识产权代理有限公司 11285 | 代理人： | 洪玉姬;杨勇 |
| 地址： | 日本爱知*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种将硅基板作为基底基板且无裂纹的外延基板。在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与基板面大致平行的方式形成有III族氮化物层组，其特征在于，所述外延基板包括：缓冲层，其连续层叠多个层叠单位；结晶层，形成在缓冲层之上。所述层叠单位包括：组分调制层，其通过重复交替层叠组分不同的第一单位层和第二单位层而成，从而内部存在压缩应变；末端层，其形成在组分调制层的最上部，用于维持组分调制层内部存在的压缩应变；应变强化层，形成在末端层之上，用于强化组分调制层内部存在的压缩应变。 | ||
| 搜索关键词： | 外延 以及 制造 方法 | ||
【主权项】：
一种外延基板，在作为(111)取向的单晶硅的基底基板之上，以使(0001)结晶面与所述基底基板的基板面大致平行的方式形成有III族氮化物层组，其特征在于，所述外延基板包括：缓冲层，其连续层叠多个层叠单位，结晶层，形成在所述缓冲层之上；所述层叠单位包括：组分调制层，其通过重复交替层叠组分不同的第一单位层和第二单位层而成，从而内部存在压缩应变，末端层，其形成在所述组分调制层的最上部，用于维持所述组分调制层内部存在的所述压缩应变，应变强化层，形成在所述末端层之上，用于强化所述组分调制层内部存在的所述压缩应变。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本碍子株式会社，未经日本碍子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180021537.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
