[发明专利]用于集成电路设备的异构物理介质附件电路系统有效
| 申请号： | 201180025141.3 | 申请日： | 2011-05-17 |
| 公开（公告）号： | CN103039004A | 公开（公告）日： | 2013-04-10 |
| 发明（设计）人： | S·舒马拉耶夫;爱德温·耀·发·郭;苏立凯;区志鸿;陈智伟 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | H03K19/0175 | 分类号： | H03K19/0175;H04L25/02;H03L7/08 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅;张宁 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路，包括物理介质接入或附件(“PMA”)电路系统，其包括两个不同种类型的用于串行数据5信号的收发机信道。一种收发机信道适配成收发相对低速的串行数据信号。另一种收发机信道适配成收发相对高速的串行数据信号。高速信道备选地10可用为锁相环(“PLL”)电路系统，用于提供时钟信号由其它高和/或低速信道使用。低速信道备选地可以从单独的低速PLL电路获取时钟信号。 | ||
| 搜索关键词： | 用于 集成电路 设备 物理 介质 附件 电路 系统 | ||
【主权项】：
一种集成电路上的物理介质附件(“PMA”)电路系统，包括：第一多个收发机信道(“低速信道”)，每个收发机信道都被适配成收发具有第一相对低的串行数据比特速率的串行数据信号；第二多个收发机信道(“高速信道”)，每个收发机信道都被适配成(1)收发可以具有比适配成收发的低速信道更高的串行数据比特速率的串行数据信号，或者(2)在接收的参考时钟信号上执行锁相环(“PLL”)操作以产生输出时钟信号；PLL电路系统，用于根据又一接收的参考时钟信号产生又一输出时钟信号；用于将所述高速信道之一所产生的所述输出时钟信号选择性地应用于所述高速信道中的另一个的电路系统；以及用于将所述又一输出时钟信号选择性地应用于所述低速信道之一的电路系统。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180025141.3/，转载请声明来源钻瓜专利网。
