[发明专利]超高密度垂直与非记忆器件及其制造方法有效
| 申请号： | 201180030053.2 | 申请日： | 2011-06-30 |
| 公开（公告）号： | CN102959693A | 公开（公告）日： | 2013-03-06 |
| 发明（设计）人： | J.奥斯梅尔;V.普拉亚斯;H.简;G.玛塔米斯;李耀升;J.凯;张渊;G.撒玛奇萨 | 申请（专利权）人： | 桑迪士克科技股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/8247;H01L27/115;H01L29/792;H01L29/788 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 黄小临 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 披露了一种单片三维NAND串以及制造方法。所述串的通道（1）可以是垂直的或V形。该通道的芯填充有绝缘体。控制栅极（3）相对于中介电介质层凹入。电荷存储区域（9）以及阻挡块（7）形成于该凹入部中。屏蔽翼（12）可在控制栅极之后形成。 | ||
| 搜索关键词： | 超高 密度 垂直 记忆 器件 及其 制造 方法 | ||
【主权项】：
一种制造单片三维NAND串的方法，其包括：在基板上形成第一材料和第二材料的交替层的堆叠，其中第一材料包括导电或半导体控制栅极材料，以及其中第二材料包括绝缘材料；蚀刻所述堆叠以在所述堆叠中形成至少一个开口；选择性地蚀刻第一材料以在第一材料中形成第一凹入部；在第一凹入部中形成阻挡电介质；在第一凹入部中所述阻挡电介质上方形成彼此分离的多个离散电荷储存段；在所述离散电荷储存段的暴露于所述至少一个开口中的侧壁上方形成穿隧电介质；以及在所述至少一个开口中形成半导体通道。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技股份有限公司，未经桑迪士克科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201180030053.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
