[发明专利]后台存储器系统接口的动态优化

摘要

给出了用于诸如闪存卡或者其他类似结构的器件的存储器系统的内部控制器与存储器电路接口的结构及相应的操作技术。控制器电路和存储器电路之间的接口包括反馈处理，其中监视由于控制器‑存储器传输而出现的错误量并且可以据此修改传输特性（比如时钟速率、驱动强度等等）。还给出了用于动态地优化非易失性存储器系统的控制器‑存储器（或“后台”）接口的性能的技术。存储器系统通常设计为具有对于然后可以通过ECC校正的错误的某个错误容限量。在许多情形下，比如当器件是新的时，系统的ECC能力超过了校正数据存储错误所需的能力。在这些情形下，存储器系统将此错误校正能力的非零部分内部地分配给后台接口。这允许该接口以例如更高速度或更低功率而操作，尽管这将很可能导致传输路径错误。该系统还可以校准后台接口以确定从各个操作条件得到的错误量，允许根据分配给传输处理的错误量来设置后台接口的操作参数。

主权项

一种操作非易失性存储器系统的方法，该非易失性存储器系统包括：控制器电路，具有存储器接口；存储器电路，具有非易失性存储器单元的阵列和控制器接口；以及总线结构，连接到所述控制器电路的存储器接口以及所述存储器电路的控制器接口，用于在所述控制器电路和所述存储器电路之间传输数据和命令，其中所述存储器系统能够容忍从数据从控制器传输以写到存储器阵列直到数据在随后从存储器阵列被读回之后在控制器处被接收为止累积的非零的第一错误量，该方法包括：由所述控制器电路向所述控制器电路和所述存储器电路之间的经由总线结构的数据传输分配第一错误量的非零的第一部分，所述第一错误量的剩余部分被分配给所述存储器电路上的数据的写入、存储和读取；以及由所述控制器电路设置所述控制器电路和所述存储器电路之间的传输特性以操作来允许高达所述第一部分的错误。