[发明专利]数据处理装置和数据处理方法

摘要

本发明涉及能够改进数据抗差错性的数据处理装置和数据处理方法。LDPC编码器（115）以具有4320位的码长度和1/2、7/12、2/3、3/4的四个编码率之一的LDPC码执行编码。每个LDPC码的奇偶校验矩阵（H）具有其中以72列为周期在列方向上布置在奇偶校验矩阵（H）的信息矩阵中具有值1元素的结构，该信息矩阵由以72列为周期指示信息矩阵中具有值1元素的位置的奇偶校验矩阵初始值表确定，该信息矩阵对应于作为码长度和编码率的函数的信息长度。该奇偶校验矩阵初始值表例如设计用于移动终端的数字广播。本发明可以应用于LDPC编码。

主权项

一种数据处理装置，使用LDPC（低密度奇偶校验）码执行编码，所述数据处理装置包括：编码装置，使用具有4320位的码长度和1/2的编码率的LDPC码执行编码，其中，所述LDPC码的奇偶校验矩阵通过在72列为周期在列方向上布置信息矩阵的1元素来配置，该信息矩阵基于表示对于每72列与根据码长度和编码率的信息长度对应的信息矩阵的1元素的位置的奇偶校验矩阵的奇偶校验矩阵初始值表确定，和其中，所述奇偶校验矩阵初始值表如下形成：142 150 213 247 507 538 578 828 969 1042 1107 1315 1509 1584 16121781 1934 2106 21173 17 20 31 97 466 571 580 842 983 1152 1226 1261 1392 1413 1465 14802047 212549 169 258 548 582 839 873 881 931 995 1145 1209 1639 1654 1776 18261865 1906 1956148 393 396 486 568 806 909 965 1203 1256 1306 1371 1402 1534 16641736 1844 1947 2055185 191 263 290 384 769 981 1071 1202 1357 1554 1723 1769 1815 18421880 1910 1926 1991424 444 923 167991 436 535 978362 677 821 16951117 1392 1454 203035 840 1477 21521061 1202 1836 1879242 286 1140 1538111 240 481 76059 1268 1899 2144737 1299 1395 207234 288 810 1903232 1013 1365 1729410 783 1066 1187113 885 1423 1560760 909 1475 204868 254 420 1867283 325 334 970168 321 479 554378 836 1913 1928101 238 964 1393304 460 1497 1588151 192 1075 1614297 313 677 1303329 447 1348 1832582 831 984 1900。