[发明专利]时延计时设备、管理多个时延的方法及延迟多个数据包的装置有效
申请号: | 201180075073.1 | 申请日: | 2011-11-29 |
公开(公告)号: | CN104115457B | 公开(公告)日: | 2017-08-25 |
发明(设计)人: | 所罗门·里奇;倪思慕·丹格 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H04L12/815 | 分类号: | H04L12/815;H04L12/841 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518129 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种对多个时延进行计时的时延计时设备,包括时延时钟,时延时钟包括多个时钟存储器,其中,所述多个时钟存储器与时延时钟值的多个位位置相对应;时延存储器,用于存储所述多个时延;时延逻辑单元,用于通过将新时延存储到所述时延存储器来添加所述新时延,并通过以下方法对所述新时延进行计时将所述新时延耦合到与所述新时延的时延值的非零最高位位置相对应的时钟存储器,然后根据所述新时延的时延值将所述新时延耦合到与所述时延值的下一个次高位位置相对应的时钟存储器,并在所述新时延到期时生成时延信号。本发明进一步公开了一种方法和装置。 | ||
搜索关键词: | 计时 设备 管理 多个时延 方法 延迟 数据包 装置 | ||
【主权项】:
一种对多个时延进行计时的时延计时设备,其特征在于,包括:时延时钟,包括多个时钟存储器,其中,所述多个时钟存储器与时延时钟值的多个位位置相对应;时延存储器,用于存储所述多个时延;时延逻辑单元,用于通过将新时延存储到所述时延存储器来添加所述新时延,并通过以下方法对所述新时延进行计时:将所述新时延耦合到与所述新时延的时延值的非零最高位位置相对应的时钟存储器,然后根据所述新时延的时延值将所述新时延耦合到与所述时延值的下一个次高位位置相对应的时钟存储器,并在所述新时延到期时生成时延信号,所述新时延采用十进制;每个时钟存储器包括为所述时延计时设备使用的数字系统中的每位提供的至少一个存储块;所述时延时钟包括为每个时钟存储器提供的一个指针;所述指针用于指向存储块,所述存储块表示在指示相应时钟存储器的位位置的实际时延时钟值;所述时延计时器的基本时间间隔表示与所述时延时钟的最低位位置的一个位增量相对应的时步;所述时延时钟包括时钟逻辑单元;所述时钟逻辑单元用于在每个基本时间间隔后对指向所述时延时钟的最低位位置的指针进行增量;所述时钟逻辑单元还用于在指向所述数字系统中最高位的存储块的指针被增量时,重设每个指针,使其指向所述数字系统中最低位的存储块,所述时钟逻辑单元还用于同时对指向下一个更高位位置的指针进行增量,使其指向下一个存储块;每个时钟存储器包括一个附加存储块,所述附加存储块位于指示所述数字系统的最高位的存储块之后;所述时钟逻辑单元还用于在指向所述附加存储块的指针被增量时,重设每个指针,使其指向所述数字系统中最低位的存储块,所述时钟逻辑单元还用于同时对指向下一个更高位位置的指针进行增量,使其指向下一个存储块;所述时延逻辑单元用于,当将时延耦合到存储块时,通过所述附加存储块补偿小于所述时延时钟的基本时间间隔的系统时钟间隔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201180075073.1/,转载请声明来源钻瓜专利网。