[发明专利]一种混合非挥发快闪存储器及其存储系统

摘要

本发明提供一种混合非挥发快闪存储器，该存储器的存储单元包括：位于所述半导体衬底上的沟道区，位于所述沟道区之上的由隧穿氧化层、氮化硅层、阻挡氧化层及多晶硅栅极层依次排列形成的栅极，以及位于所述栅极第一边缘处所述半导体衬底中的源端和位于所述栅极第二边缘处所述半导体衬底中的漏端。本发明实施例通过采用高密度的双位非均匀沟道器件作为存储单元，并以此在同一个芯片上构成NOR阵列和NAND阵列，利用同一种工艺形成eNOR闪存和NAND闪存的单芯片混合存储，从而以较小的芯片面积实现NAND闪存的大容量数据存储和eNOR闪存的快速程序读取。

主权项

一种混合非挥发快闪存储器，包括：半导体衬底；形成在所述半导体衬底上的第一存储器阵列，包括：沿第一方向的多个并行排列的存储单元列，每个所述存储单元列包括多个第一存储单元，在第二方向上相邻的所述存储单元列之间相互隔离，沿所述第二方向的多条并行排列的第一字线，和所述第一存储单元的栅极连接，沿所述第二方向的一条第一源线，将所有所述第一存储单元的源端连接，沿所述第一方向的多条并行排列的第一位线，与所述第一字线、第一源线交叉排列，和所述第一存储单元的漏端连接；和形成在所述半导体衬底上的第二存储器阵列，包括：沿所述第一方向的多个串行结构，所述多个串行结构在所述第一方向和第二方向上并行排列，每个所述串行结构包括一个第一选择晶体管、多个第二存储单元以及一个第二选择晶体管，在所述第二方向上相邻的所述串行结构之间相互隔离，沿所述第二方向的多条并行排列的第二字线，和所述第二存储单元的栅极连接，沿所述第二方向的第一选择线，并行位于所述多条并行排列的第二字线的第一端，并和所述第一选择晶体管的栅极连接，沿所述第二方向的第二选择线，并行位于所述多条并行排列的第二字线的第二端，并和所述第二选择晶体管的栅极连接，沿所述第一方向的多条并行排列的第二位线，和所述第二字线、第一选择线及第二选择线交叉排列，所述串行结构的所述第一选择晶体管的漏端和与所述串行结构相邻的一条所述第二位线连接，所述串行结构的所述第二选择晶体管的源端和与所述串行结构相邻的另一条所述第二位线连接；其中，所述第一存储单元和第二存储单元的结构相同，包括：位于所述半导体衬底上的沟道区，位于所述沟道区之上的由隧穿氧化层、氮化硅层、阻挡氧化层及多晶硅栅极层依次排列形成的栅极，以及位于所述栅极第一边缘处所述半导体衬底中的源端和位于所述栅极第二边缘处所述半导体衬底中的漏端。