[发明专利]输出电路、包括输出电路的系统以及控制输出电路的方法有效
| 申请号： | 201210024935.4 | 申请日： | 2012-01-17 |
| 公开（公告）号： | CN102638258A | 公开（公告）日： | 2012-08-15 |
| 发明（设计）人： | 小西贤一;宫嵜裕至 | 申请（专利权）人： | 富士通半导体股份有限公司 |
| 主分类号： | H03K19/08 | 分类号： | H03K19/08 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 刘晓飞;张龙哺 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种输出电路、系统以及控制输出电路的方法，该输出电路包括第一晶体管，所述第一晶体管耦接至外部端子并包括接收第一驱动信号的栅极端。第一晶体管根据第一驱动信号驱动外部端子处的电位。第一电容包括耦接至第一晶体管的栅极端的第一端以及耦接至外部端子的第二端。所述输出电路还包括耦接至第一晶体管的电路部分。当第一晶体管的栅极端处于浮置状态时，所述电路部分将第一晶体管维持在解除激活状态。 | ||
| 搜索关键词： | 输出 电路 包括 系统 以及 控制 方法 | ||
【主权项】：
一种输出电路，包括；第一晶体管，耦接至外部端子并包括接收第一驱动信号的栅极端，其中所述第一晶体管根据所述第一驱动信号驱动所述外部端子处的电位；第一电容，包括耦接至所述第一晶体管的栅极端的第一端以及耦接至所述外部端子的第二端；以及电路部分，耦接至所述第一晶体管，其中当所述第一晶体管的栅极端处于浮置状态时，所述电路部分将所述第一晶体管维持在解除激活状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司，未经富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210024935.4/，转载请声明来源钻瓜专利网。
