[发明专利]一种串行I/O接口快闪存储器有效
| 申请号： | 201210026582.1 | 申请日： | 2012-02-07 |
| 公开（公告）号： | CN103247325B | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 王林凯;胡洪 | 申请（专利权）人： | 北京兆易创新科技股份有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G11C7/10 |
| 代理公司： | 北京安信方达知识产权代理有限公司11262 | 代理人： | 栗若木,曲鹏 |
| 地址： | 100083 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种串行I/O接口快闪存储器，包括双向I/O接口、存储单元；所述双向I/O接口用于接收外部时钟信号和输入信号，在外部时钟信号的上升沿对所述输入信号采样，得到第一路据输入结果，在所述外部时钟信号的下降沿对所述输入信号采样，得到第二路据输入结果；将第一、第二路数据输入结果保存进所述存储单元中；以及输出所述存储单元中的数据。本发明能提高串行I/O接口快闪存储器的数据传输速率。 | ||
| 搜索关键词： | 一种 串行 接口 闪存 | ||
【主权项】：
一种串行I/O接口快闪存储器，包括：双向I/O接口和存储单元；所述双向I/O接口包括：输入接口和输出接口；所述输出接口用于输出所述存储单元中的数据；所述输入接口包括：第一输入模块，接收外部时钟信号和输入信号，用于在外部时钟信号的上升沿对所述输入信号采样，得到第一路数据输入结果；第二输入模块，接收所述外部时钟信号和输入信号，用于在所述外部时钟信号的下降沿对所述输入信号采样，得到第二路数据输入结果；输入同步模块，接收所述外部时钟信号及第一、第二路数据输入结果，用于在外部时钟信号的上升沿或下降沿将第一、第二路数据输入结果保存进所述存储单元中；所述输出接口包括：输出同步模块，用于根据所述外部时钟信号对存储单元输出的两路交错的数据进行同步；其特征在于：所述第一输入模块为第一D触发器，CLK端直接连接所述外部时钟信号；所述第二输入模块包括第二D触发器及第一反相器；所述第二D触发器的CLK端通过所述第一反相器直接连接所述外部时钟信号；所述输入同步模块包括第三D触发器及第四D触发器；所述第三D触发器的CLK端直接连接所述外部时钟信号；所述第四D触发器的CLK端直接连接所述外部时钟信号；所述输出同步模块包括第五D触发器及第六D触发器；所述第五D触发器的CLK端连接所述外部时钟信号，D端连接从所述存储单元输出的第一路数据；所述第六D触发器的CLK端连接所述外部时钟信号，D端连接从所述存储单元输出的第二路数据；所述双向I/O接口包括一切换单元和一I/O通道，所述切换单元用于将输入接口和输出接口中的一个切换为和所述I/O通道相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京兆易创新科技股份有限公司，未经北京兆易创新科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210026582.1/，转载请声明来源钻瓜专利网。
- 上一篇：快闪存储器及快闪存储器失效存储单元检测方法
- 下一篇：一种防盗锁
