[发明专利]基于AXI总线的SDRAM控制器写数据快速响应方法

摘要

本发明提供了一种基于AXI总线的SDRAM控制器写数据快速响应方法，其中SDRAM控制器在接收到各AXI主设备发送的写数据命令请求时，SDRAM控制器将各写数据命令放到读写命令队列寄存器中等待处理，同时将各AXI主设备要写的数据放到数据缓存区中等待处理，此时SDRAM控制器不用等待要写的数据写到SDRAM控制器的外部设备，而是直接向各AXI主设备对应发出写数据完成的响应；当有某一AXI主设备同时向SDRAM控制器进行读数据操作时，SDRAM控制器需通过地址过滤模块进行过滤相同地址的写操作，来避免SDRAM控制器读写数据时数据缓存区中数据的一致性遭到破坏；从而提高了SDRAM控制器写数据的效率。

主权项

一种基于AXI总线的SDRAM控制器写数据快速响应方法，所述SDRAM控制器包括AXI从设备接口、数据缓存区、读写命令队列寄存器、仲裁器、命令/数据处理单元以及SDRAM协议控制器；其特征在于：所述SDRAM控制器还包括地址过滤模块；所述方法为：SDRAM控制器在接收到与AXI总线连接的各AXI主设备发送的写数据命令请求时，SDRAM控制器通过所述AXI从设备接口将各写数据命令转化成SDRAM控制器内部命令并经过所述地址过滤模块提交给所述仲裁器仲裁，仲裁后的各写数据命令放到所述读写命令队列寄存器中等待处理，同时将各AXI主设备要写的数据放到所述数据缓存区中等待处理，此时SDRAM控制器不用等待要写的数据写到SDRAM控制器的外部设备，而是直接向各AXI主设备对应发出写数据完成的响应；当有某一AXI主设备同时向SDRAM控制器进行读数据操作时，则SDRAM控制器需通过所述的地址过滤模块进行过滤相同地址的写操作，来避免SDRAM控制器读写数据时所述数据缓存区中数据的一致性遭到破坏；所述地址过滤模块进行过滤相同地址的写操作具体为：所述地址过滤模块接收到某一AXI主设备发送的读数据命令后，先将该读数据命令的地址和所述读写队列寄存器中的各写数据命令对应的地址进行比较是否一致，是，则按正常调度流程进行操作；否，则将当前的读数据命令进行锁止，直到所述读写队列寄存器中与该读数据命令的地址关联的所有写数据命令都进行将要写的数据写到SDRAM控制器的外部设备后，再将该读数据命令送到所述仲裁器进行仲裁，仲裁后的读数据命令放到所述读写命令队列寄存器中，当命令/数据处理单元接收到仲裁后的读数据命令时，从SDRAM控制器的外部设备读取所要的数据经所述SDRAM协议控制器返回给所述发送读数据命令的AXI主设备。