[发明专利]一种双位线亚阈值存储单元电路

摘要

一种双位线亚阈值存储单元电路，采用双端读写操作，电路包括第一反相器和第二反相器，两个反相器连接成交叉耦合，采用读写位线分离的双位线结构，交叉耦合的两个存储节点分别通过一个NMOS管连接到两根写位线上，同时交叉耦合的两个存储节点通过一个NMOS管与一个PMOS管连接到两根读位线上。本发明采用PMOS衬底调节技术，即将所有的PMOS的衬底端都连接到其栅端，能够在保证系统不增加额外管理功耗和不降低性能的前提下，实现动态操作能耗和静态操作中泄漏功耗的同时降低，提高了存储单元的静态噪声容限，使系统性能最优化。

主权项

一种双位线亚阈值存储单元电路，其特征在于，包括四个PMOS管P1～P4及六个NMOS管N1～N6，构成双端读写的亚阈值存储单元电路，具有一对写位线和一对读位线，其中：四个PMOS管P1～P4的衬底分别与各自的栅端连接，六个NMOS管N1～N6的衬底均接地GND；NMOS管N1的漏端和栅端分别与PMOS管P1的漏端和栅端连接在一起，构成第一反相器；NMOS管N2的漏端和栅端分别与PMOS管P2的漏端和栅端连接在一起，构成第二反相器；第一反相器与第二反相器连接成交叉耦合：NMOS管N1栅端、PMOS管P1的栅端与NMOS管N2的漏端以及PMOS管P2的漏端连接在一起，NMOS管N2的栅端、PMOS管P2的栅端与NMOS管N1的漏端以及PMOS管P1的漏端连接在一起，PMOS管P1、P2的源端均与电源电压VDD连接；NMOS管N3的源端、NMOS管N5的栅端与PMOS管P1的漏端及NMOS管N1的漏端连接在一起，NMOS管N3的栅端连接写字线WWL，NMOS管N3的漏端连接写位线WBL，NMOS管N5的漏端连接PMOS管P3的漏端，PMOS管P3的栅端连接读字线RWL，PMOS管P3的源端连接读位线RBL，NMOS管N4的源端、NMOS管N6的栅端与PMOS管P2的漏端及NMOS管N2的漏端连接在一起，NMOS管N4的栅端连接写字线WWL，NMOS管N4的漏端连接另一根写位线WBLB，NMOS管N6的漏端连接PMOS管P4的漏端，PMOS管P4的栅端连接读字线RWL，PMOS管P3的源端连接另一根读位线RBLB，NMOS管N1、N2、N5、N6的源端均接地GND。