[发明专利]一种高速低功耗自关断位线灵敏放大器

摘要

一种高速低功耗自关断位线灵敏放大器，包括预充电模块、平衡电路模块、使能电路模块、交叉耦合反相器模块、输入电路模块、自关断位线模块,本发明采用输入输出分离结构，与传统的共用输入输出结构灵敏放大器相比，避免了在检测信号期间，输出端电容对位线进行放电，大大降低了位线间形成额定电压差的时间，减小了灵敏放大器的延时，提高了灵敏放大器的反应速度；另外，预充电操作采用将灵敏放大器的两输出端通过预充管放电到“0”，与传统灵敏放大器预充电操作是将输出端预充到VDD相比，节约了预充电功耗，从而降低了灵敏放大器的总功耗。

主权项

一种高速低功耗自关断位线灵敏放大器，其特征在于，包括预充电模块、平衡电路模块、使能电路模块、交叉耦合反相器模块、输入电路模块以及自关断位线模块，其中：预充电模块包括NMOS管N1及NMOS管N2，NMOS管N1与NMOS管N2的栅极互联并连接外部给定的预充信号PRE， NMOS管N1及NMOS管N2的源极和衬底都接地GND； 平衡电路模块包括NMOS管N3，NMOS管 N3的栅极与NMOS管 N1的栅极以及NMOS N2的栅极连接在一起，NMOS管N3的漏极与NMOS管 N1的漏极连接、NMOS 管N3的源极与NMOS管 N2的漏极连接，NMOS 管N3的衬底接地GND；使能电路模块，包括PMOS管P1，PMOS管P1的栅极连接外部给定的使能信号SANE，PMOS管P1的源极和衬底均与VDD相连；交叉耦合反相器模块包括PMOS管P2、PMOS管P3、NMOS管N4、NMOS管N5，PMOS管P2及PMOS管P3的衬底均连接VDD，PMOS管P2及PMOS管P3的源极连接在一起并与PMOS管P1的漏极连接，PMOS管P2及PMOS管P3的栅极分别与NMOS管N4及 NMOS管N5的栅极连接，PMOS管P2及PMOS管P3的漏极分别与NMOS管N4及NMOS管N5的漏极连接，PMOS管P2的漏极、NMOS管N4的漏极与PMOS管P3的栅极及NMOS管N5的栅极连接在一起，PMOS管P2的栅极、NMOS管N4的栅极与PMOS管P3的漏极及NMOS管N5的漏极连接在一起，NMOS管N4及NMOS管N5的衬底和源极均接地GND；输入电路模块包括NMOS管N6、NMOS管N7，NMOS管N6及NMOS管N7的衬底和源极均接地，NMOS管N6的漏极与NMOS管N1的漏极、NMOS管N3的漏极、PMOS管P2的漏极以及NMOS管N4的漏极连接在一起，NMOS管N7的漏极与NMOS管N2的漏极、PMOS管P3的漏极以及NMOS管N5的漏极连接在一起；自关断位线模块包括PMOS管P4、PMOS管P5、NMOS管N8及NMOS管N9，PMOS管P4的栅极与NMOS管N8的栅极互连并与NMOS管N1的漏极、NMOS管N3的漏极、NMOS管N6的漏极、PMOS管P2的漏极以及NMOS管N4的漏极连接在一起连接，PMOS管P4的衬底连接VDD，PMOS管P4的源极与外部给定位线BL连接，PMOS管P4的漏极与NMOS管 N8的漏极以及NMOS管N6的栅极连接在一起，NMOS管N8的衬底和源极均接地GND，PMOS管P5的栅极与NMOS管N9的栅极互连并与NMOS管N2的漏极、NMOS管N3的源极、NMOS管N7的漏极、PMOS管P3的漏极以及NMOS管N5的漏极连接在一起，PMOS管P5的衬底连接VDD，PMOS管P5的源极与外部给定的另一位线BLB连接，PMOS管P5的漏极与NMOS管N9的漏极以及NMOS管N7的栅极连接在一起，NMOS管N9的衬底和源极均接地GND。