[发明专利]一种减少MOSFET耦合干扰的侧墙工艺的制备方法

摘要

本发明提供了一种减少MOSFET耦合干扰的侧墙工艺的制备方法，该方法包括在半导体衬底上形成栅氧化层、在所述栅氧化层上制备栅极，以及在栅极和半导体衬底上沉积低K介质材料，并且，在沉积过程中进行碳掺杂从而形成含碳材料的低K介质层。本发明提供的制备方法通过在侧墙材料淀积过程中进行碳掺杂，使侧墙材料的介电常数大大降低，从而可以减弱高K厚栅MOSFET源漏的边缘电场通过侧墙的电容耦合影响沟道的效应，有效抑制高K厚栅介质层MOSFET的短沟道效应，提高CMOS器件的性能，且该方法简单方便。

主权项

一种减少MOSFET耦合干扰的侧墙工艺的制备方法，所述的侧墙包含于CMOS器件的主体单元中，其包括：半导体衬底、形成于所述半导体衬底上的栅氧化层和形成于所述栅氧化层上的栅极，其中，所述栅极的两侧形成有侧墙；其特征在于，所述的制备方法包括如下步骤：步骤1：在半导体衬底上形成栅氧化层；步骤2：在所述栅氧化层上制备栅极；步骤3：在栅极和半导体衬底上沉积低K介质材料，沉积过程中进行碳掺杂从而形成含碳材料的低K介质层。