[发明专利]检错和纠错电路

摘要

本发明涉及检错和纠错电路。具有存储器电路的集成电路可以包括检错电路和纠错电路。检错电路可以用来检测存储器电路中的软错误。检错电路可以包括用来执行奇偶校验的逻辑门。检错电路可以具有交错结构从而提供交错数据位处理，可以具有树形结构从而减少逻辑门延迟，并且可以流水线化从而优化性能。存储器电路可以结合交错结构被加载有交错奇偶校验位，从而提供多比特检错能力。奇偶校验位可以使用设计工具预先计算或在器件配置期间计算。响应于检测到存储器错误，纠错电路可以用来扫描存储器电路的期望部分并且纠正存储器错误。

主权项

一种集成电路，包括：具有关联的地址线和数据线的存储器阵列，其中每条地址线耦合到给定的一组存储器元件；第一电路，其可操作来检测给定的该组存储器元件中是否存在错误；第二电路，其可操作来定位和纠正在给定的该组存储器元件中检测到的错误；耦合到所述第一电路和第二电路的控制电路，其中所述控制电路可操作来响应于使用所述第一电路检测到错误而控制所述第二电路定位和纠正检测到的错误；以及数据寄存器，其可操作来从与所述地址线中的给定的一条关联的给定的该组存储器元件接收数据，其中所述第一电路包括：第一组逻辑门，所述第一组逻辑门中的每个逻辑门耦合到所述数据寄存器中的数据存储元件的第一子集；以及第二组逻辑门，所述第二组逻辑门中的每个逻辑门耦合到数据存储元件的第二子集，所述数据存储元件的第二子集不同于所述数据存储元件的第一子集。