[发明专利]地址译码方法及使用该方法的半导体存储器件有效
| 申请号： | 201210075524.8 | 申请日： | 2012-03-21 |
| 公开（公告）号： | CN103093805A | 公开（公告）日： | 2013-05-08 |
| 发明（设计）人： | 秋新镐 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C8/04 | 分类号： | G11C8/04 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了地址译码方法及使用该方法的半导体存储器件。所述半导体存储器件，包括：选通时钟发生器，所述选通时钟发生器被配置为响应于读取信号或写入信号而产生选通时钟信号，所述选通时钟信号具有根据被选择性使能的多个测试模式信号而受控的延迟时间；内部地址发生器，所述内部地址发生器被配置为响应于所述选通时钟信号的第一电平来锁存地址，并通过响应于所述选通时钟信号的第二电平将所述地址译码米产生内部地址；以及输出使能信号发生器，所述输出使能信号发生器被配置为将所述内部地址译码并产生被选择性使能的输出使能信号。 | ||
| 搜索关键词： | 地址 译码 方法 使用 半导体 存储 器件 | ||
【主权项】：
一种半导体存储器件，包括：选通时钟发生器，所述选通时钟发生器被配置为响应于读取信号或写入信号而产生选通时钟信号，所述选通时钟信号具有根据被选择性使能的多个测试模式信号而受控的延迟时间；内部地址发生器，所述内部地址发生器被配置为响应于所述选通时钟信号的第一电平来锁存地址，并通过响应于所述选通时钟信号的第二电平将所述地址译码来产生内部地址；以及输出使能信号发生器，所述输出使能信号发生器被配置为将所述内部地址译码并产生被选择性使能的输出使能信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210075524.8/，转载请声明来源钻瓜专利网。
- 上一篇：甲磺酸伊马替尼片芯、包衣片及其制备方法
- 下一篇：滤芯式滤水器的滤芯安装结构
