[发明专利]BCD码转李氏制约竞争计数编码的码制转换电路无效
| 申请号： | 201210084531.4 | 申请日： | 2012-03-28 |
| 公开（公告）号： | CN102594358A | 公开（公告）日： | 2012-07-18 |
| 发明（设计）人： | 王刚;程志勇 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03M7/00 | 分类号： | H03M7/00 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 许方 |
| 地址： | 214135 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种BCD码转李氏制约竞争计数编码的码制转换电路，包括输入寄存器，译码逻辑电路和输出寄存器，其中：输入寄存器的输入端用于输入待转换的BCD码，并经同步时钟信号同步后输入译码逻辑电路；译码逻辑电路将前述经同步的BCD码进行译码后送入输出寄存器；输出寄存器还连接有同步时钟信号，并在其控制下输出4位李氏编码；所述输出寄存器还连接有能够使电路复位的复位信号。本发明所设计的BCD码转李氏制约竞争计数编码的码制转换电路能够实现复位控制，并且把输入的BCD码快速、准确地转换为李氏编码。 | ||
| 搜索关键词： | bcd 码转李氏 制约 竞争 计数 编码 转换 电路 | ||
【主权项】：
一种BCD码转李氏制约竞争计数编码的码制转换电路，其特征在于：包括输入寄存器、译码逻辑电路和输出寄存器； 所述输入寄存器的输入端用于输入待转换的BCD码，并经同步时钟信号同步后输入译码逻辑电路；所述译码逻辑电路将前述经同步的BCD码进行译码后送入输出寄存器；所述输出寄存器还连接有同步时钟信号，并在其控制下输出4位李氏编码；所述输出寄存器还连接有能够使电路复位的复位信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210084531.4/，转载请声明来源钻瓜专利网。
