[发明专利]一种现场可编程门阵列芯片布局方法有效
| 申请号： | 201210093762.1 | 申请日： | 2012-03-31 |
| 公开（公告）号： | CN103366028A | 公开（公告）日： | 2013-10-23 |
| 发明（设计）人： | 李明;李艳;于芳 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 逯长明;王宝筠 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种现场可编程门阵列芯片布局方法，包括步骤：提供现场可编程门阵列芯片的结构信息和打包之后生成的逻辑模块的网表信息；根据所述逻辑模块的网表信息建立布线资源图；根据所述逻辑模块的结构信息和布线资源图建立所有模块位置之间的线网延时查找表；所述模块位置包括逻辑模块位置、输入模块位置和输出模块位置；根据所述逻辑模块的网表信息和所述线网延时查找表布局所述逻辑模块。采用本发明的布局方法，在布局过程中，考虑了布局布线时使用逻辑模块的不同引脚方向对线网延时的影响，使得布局阶段的延时预测值更接近实际结果。本发明的布局方法有效结合了布局和布线过程，提高布线资源利用率，降低芯片电路的延时。 | ||
| 搜索关键词： | 一种 现场 可编程 门阵列 芯片 布局 方法 | ||
【主权项】：
一种现场可编程门阵列芯片布局方法，其特征在于，包括步骤：提供现场可编程门阵列芯片的结构信息和打包之后生成的逻辑模块的网表信息；根据所述逻辑模块的网表信息建立布线资源图；根据所述逻辑模块的结构信息和布线资源图建立所有模块位置之间的线网延时查找表；所述模块位置包括逻辑模块位置、输入模块位置和输出模块位置；根据所述逻辑模块的网表信息和所述线网延时查找表布局所述逻辑模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210093762.1/，转载请声明来源钻瓜专利网。
